EPM5130LC vs EPM5130WC-2 Comparação

Comparação detalhada lado a lado de EPM5130LC por Altera e EPM5130WC-2 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM5130LC EPM5130WC-2
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $15,60 $62,00
Series MAX 5000 —
Family MAX 5000 (EPM51xx) —
Macrocells 128 —
Logic Array Blocks (LABs) 8 —
User I/O Pins 48 —
Total Inputs (Dedicated + I/O) 68 —
Dedicated Inputs 19 19
Propagation Delay (tPD) 55 ns 45 ns
Maximum Internal Clock Frequency 50 MHz —
Global Clock Inputs 1 —
Configuration Technology UV-Erasable / OTP EPROM —
Process Technology CMOS (0.7 um EPROM) CMOS
Supply Voltage (VCC) 4.5 V to 5.5 V 4.75 V to 5.25 V
I/O Standard TTL-compatible —
Encapsulamento JLCC-68 (J-Lead Ceramic Chip Carrier) —
Temperatura de operação [DATA_NEEDED: commercial/industrial/military grade] 0 °C to 70 °C (Commercial)
Tipo de montagem Surface Mount Surface Mount
Status RoHS Non-compliant (ceramic JLCC, contains lead) [DATA_NEEDED: RoHS status]
Device Family — MAX 5000
Product Type — UV-Erasable PLD (CPLD)
Macrocell Count — 128
User I/O Lines — 48
Total Inputs (I/O + dedicated) — 68
Package Type — 100-terminal Ceramic CQFP (R-CQFP-G100), windowed, gull-wing
Terminal Pitch — 0.650 mm
Configuration Memory — UV-erasable CMOS EEPROM cells
Speed Grade — -2 (45 ns)
Lead-Free — [DATA_NEEDED: lead-free status]
Logic Elements — AND/OR array with programmable macrocell register

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação