EPM5192AJC84-20 vs EPM5192ALC84-15 Comparação

Comparação detalhada lado a lado de EPM5192AJC84-20 por Altera e EPM5192ALC84-15 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM5192AJC84-20 EPM5192ALC84-15
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $19,20 $13,20
Family MAX 5000 —
Device Type UV-erasable/OTP Complex PLD (CPLD) CPLD / UV-Erasable / OTP Complex PLD
Macrocells 192 192
Propagation Delay (tpd) 33 ns (speed grade -20) —
Frequência máxima de clock 66.7 MHz —
Supply Voltage (Vcc) 4.75 V to 5.25 V —
Dedicated Inputs 7 7
User I/O Lines 64 —
Process Technology CMOS, UV-erasable EEPROM CMOS (EPROM-based)
Encapsulamento 84-pin PLCC J-Lead (WQCCJ, J84) 84-pin PLCC (QCCJ, J-bend ceramic)
Operating Temperature Grade Commercial Commercial
Tipo de montagem Surface Mount (J-Lead) —
Nível MSL [DATA_NEEDED: MSL level] —
Status RoHS [DATA_NEEDED: RoHS status] —
Programming Tool Altera MAX+PLUS II / Quartus (legacy) —
Lead-Free / Halogen-Free [DATA_NEEDED: lead-free status] —
Device Family — MAX 5000 (EPM5192)
User I/O Pins — 64
Propagation Delay (tPD) — 15 ns
Propagation Delay (Industry Variant) — 25 ns (per MicrochipUSA listing)
Supply Voltage (VCC) — 4.75 V to 5.25 V (nominal 5 V)
Programmability — UV-erasable window / OTP
Terminal Form — J-BEND
Package Code — QCCJ
Package Shape — SQUARE
Architecture — Programmable Logic Array + Macrocell Registers + PIA interconnect

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação