EPM5192IC-1 vs EPM5192LI-1 Comparação

Comparação detalhada lado a lado de EPM5192IC-1 por Altera e EPM5192LI-1 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM5192IC-1 EPM5192LI-1
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete NRND
Status do estoque In Stock In Stock
Preço unitário (USD) $13,95 $16,40
Family MAX 5000 EPLD MAX 5000
Macrocells 192 192
Usable Gates 3750 3,750
Dedicated Inputs 7 —
I/O Pins 64 —
Pin-to-Pin Delay (tPD) 15 ns (max, -1 speed grade) —
Counter Frequency (fCNT) 76.9 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V (nominal 5 V) —
Temperatura de operação -40C to +85C (industrial) [DATA_NEEDED: industrial vs military range]
Technology CMOS, UV-erasable, in-system programmable —
Encapsulamento 68-pin ceramic J-lead (IC-1 suffix) —
Programming Interface JTAG / IEEE Std 1149.1 boundary scan —
Security Bit Yes (design protection) —
Supply Current (Icc, typical) [DATA_NEEDED: Icc] mA —
Output Drive Current (IOH/IOL) [DATA_NEEDED: IOH/IOL] mA —
Device Type — EPLD (UV-Erasable/OTP Complex PLD)
Maximum Toggle Frequency — 40 MHz
Tensão de alimentação — 5 V
Propagation Delay (tPD) — [DATA_NEEDED: tPD in ns at -1 grade]
User I/O Pins — [DATA_NEEDED: user I/O count for JLCC variant]
Package Type — JLCC (windowed, ceramic, UV-erasable)
Process Technology — CMOS EPROM, UV-erasable
Speed Grade — -1
Contagem de pinos — [DATA_NEEDED: pin count of LI package]
Tipo de montagem — Surface Mount (JLCC with J-leads)
Nível MSL — [DATA_NEEDED: MSL level]
Status RoHS — [DATA_NEEDED: RoHS status of ceramic LI variant]
Lead Free — [DATA_NEEDED: lead-free]
Programmable Interconnect — Programmable Interconnect Array (PIA)
Architecture — EEPROM/EPROM-based, non-volatile, instant-on

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação