EPM5192JC68 vs EPM5192JC1 Comparação

Comparação detalhada lado a lado de EPM5192JC68 por Altera e EPM5192JC1 por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM5192JC68 EPM5192JC1
Marca Altera Intel
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida NRND Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $15,85 $48,30
Device Family MAX 5000 —
Product Type EPLD (Erasable Programmable Logic Device) —
Logic Elements / Macrocells 192 macrocells —
User I/O Pins 76 —
Número de pinos 68 —
Package Type PLCC-68 (J-Lead) —
Temperatura de operação 0C to 70C (commercial, JC suffix) [DATA_NEEDED: operating temp range]
Tensão de alimentação [DATA_NEEDED: VCC] —
Pin-to-Pin Delay (tPD) [DATA_NEEDED: tPD] —
Maximum Frequency (fMAX) [DATA_NEEDED: fMAX] —
Configuration Memory UV-Erasable EPROM —
Programmable Interconnect Programmable Logic Array + Macrocells —
Dedicated Inputs 12 —
Clock Pins 4 dedicated —
Tipo de montagem Surface Mount (PLCC socket compatible) [DATA_NEEDED: surface mount or through-hole]
Status RoHS [DATA_NEEDED: RoHS compliance] unknown
Programming Tool MAX+PLUS II (legacy) —
Family — MAX 5000 (MAX 5xxx CPLD)
Manufacturer — Intel (formerly Altera Corporation)
Macro Cells — 192
Usable Gates — 3750
Maximum Operating Frequency — 62.5 MHz
Supply Voltage (VCC) — 5 V (nominal)
Process Technology — 0.5 µm CMOS, UV-erasable EPROM
Propagation Delay (typ) — [DATA_NEEDED: propagation delay in ns]
I/O Pins — [DATA_NEEDED: I/O pin count]
Encapsulamento — [DATA_NEEDED: exact package from datasheet]
Programming Interface — JTAG-compatible (Altera MAX 5xxx)
Logic Blocks (LABs) — 24 (8 macrocells per LAB)
AEC-Q100 — not_applicable
Lifecycle — Obsolete - last-time-buy stock only at franchised distributors

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação