EPM7160STI100-10 vs EPM7160STC100-10 Comparação

Comparação detalhada lado a lado de EPM7160STI100-10 por Altera e EPM7160STC100-10 por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM7160STI100-10 EPM7160STC100-10
Marca Altera Intel
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Última compra
Status do estoque In Stock In Stock
Preço unitário (USD) $90,43 $15,90
Family MAX 7000S MAX 7000S
Macrocells 160 —
Usable Gates 3,200 3,200
User I/Os 84 84
Logic Elements / Blocks 16 Logic Array Blocks (LABs) —
Propagation Delay (tPD) 10 ns —
Maximum Operating Frequency 100 MHz —
Internal Supply Voltage 4.75 V to 5.25 V —
I/O Supply Voltage 5.0 V —
Programmable Type In-System Programmable (EEPROM) —
Temperatura de operação -40 C to +85 C (Industrial) 0 C to +70 C (commercial)
Encapsulamento TQFP-100 (100-pin Thin Quad Flat Pack) 100-pin TQFP
Tipo de montagem Surface Mount Surface Mount
JTAG / Boundary Scan IEEE Std. 1149.1 compliant —
PCI Compliance PCI Local Bus Specification Rev. 2.2 (for -10 speed grade) —
Status RoHS [DATA_NEEDED: RoHS status - not explicitly stated in provided data] Non-RoHS (legacy Altera part; -10N variant is RoHS)
Nível MSL [DATA_NEEDED: MSL rating] —
Lead-Free [DATA_NEEDED: lead-free status] —
Device Type — CPLD (Complex Programmable Logic Device)
Macro Cells — 160
Logic Elements — 160 macrocells / 10 Logic Array Blocks
Supply Voltage (VCC) — 5.0 V (4.75 V - 5.25 V)
Propagation Delay (tPD1) — 10 ns
Global Clock Setup Time — 6 ns
Internal Counter Frequency — 100 MHz
Technology — CMOS, EEPROM-based
In-System Programmability — Yes (IEEE 1149.1 JTAG)

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação