EPM9560RC208-10N vs EPM9560RC208-15 Comparação

Comparação detalhada lado a lado de EPM9560RC208-10N por Intel e EPM9560RC208-15 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Intel
EPM9560RC208-10N EPM9560RC208-10N - MAX 9000 CPLD 560 Macro 10ns 208-RQFP | Intel

EPM9560RC208-10N - MAX 9000 CPLD 560 Macro 10ns 208-RQFP | Intel

EPM9560RC208-10N ⚠ Última compra

Comparação de especificações

Parâmetro EPM9560RC208-10N EPM9560RC208-15
Marca Intel Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Última compra Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $175,00 $0,00
Family MAX 9000 MAX 9000
Device EPM9560 —
Macro Cells 560 560 macro cells
Usable Gates 12,000 12,000 gates
Logic Array Blocks (LABs) 16 —
User I/O Pins 153 —
Pin-to-Pin Delay (tPD1) 10 ns —
Supply Voltage (VCCINT) 5.0 V —
I/O Bank Voltage (VCCIO) 5.0 V —
Encapsulamento 208-pin RQFP (Power Quad Flat Pack) 208-pin RQFP (Power Quad Flat Pack)
Tipo de montagem Surface Mount Surface Mount
Process Technology CMOS EEPROM —
Programmability In-system via IEEE 1149.1 JTAG —
Temperatura de operação [DATA_NEEDED: operating temperature grade] [DATA_NEEDED: operating temperature range]
Status RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Device Type — EEPROM-based Complex Programmable Logic Device (CPLD)
Pin-to-Pin Delay — 15 ns
Counter Speed — 117.6 MHz
Tensão de alimentação — 5.0 V
Configuration Technology — EEPROM (non-volatile)
In-System Programmability — Yes, via IEEE Std. 1149.1 JTAG
Number of I/O Pins — [DATA_NEEDED: number of I/O pins]
Logic Array Blocks — [DATA_NEEDED: number of logic array blocks]
Speed Grade — -15 (15 ns pin-to-pin)
Architecture — Third-generation Multiple Array MatriX (MAX)

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação