EPM9560RC208-13 vs EPM9560RC208-15 Comparação

Comparação detalhada lado a lado de EPM9560RC208-13 por Altera e EPM9560RC208-15 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM9560RC208-13 EPM9560RC208-15
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $0,00 $0,00
Device Family MAX 9000 EPLD —
Macrocells 560 —
Usable Gates 12,000 12,000 gates
Logic Array Blocks (LABs) 20 —
User I/O Pins 208 —
Encapsulamento 208-pin RQFP (Power Quad Flat Pack) 208-pin RQFP (Power Quad Flat Pack)
Package Code RC208 —
Speed Grade -13 (13 ns pin-to-pin) -15 (15 ns pin-to-pin)
Propagation Delay (tPD) 13 ns —
Frequência máxima de clock 125 MHz —
Tensão de alimentação 5.0 V 5.0 V
Configuration Technology EEPROM (non-volatile) EEPROM (non-volatile)
Programming Interface IEEE 1149.1 JTAG —
Faixa de temperatura de operação 0C to +70C (commercial) —
Tipo de montagem Surface Mount Surface Mount
Status RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Lead-Free Status [DATA_NEEDED: lead-free status] —
Nível MSL [DATA_NEEDED: MSL level] —
Family — MAX 9000
Device Type — EEPROM-based Complex Programmable Logic Device (CPLD)
Macro Cells — 560 macro cells
Pin-to-Pin Delay — 15 ns
Counter Speed — 117.6 MHz
In-System Programmability — Yes, via IEEE Std. 1149.1 JTAG
Temperatura de operação — [DATA_NEEDED: operating temperature range]
Number of I/O Pins — [DATA_NEEDED: number of I/O pins]
Logic Array Blocks — [DATA_NEEDED: number of logic array blocks]
Architecture — Third-generation Multiple Array MatriX (MAX)

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação