EPM9560RC208-13 vs EPM9560RC208-15 Сравнение

Подробное сравнение бок о бок EPM9560RC208-13 от Altera и EPM9560RC208-15 от Altera. Сравните ключевые характеристики, электрические параметры, упаковку, статус жизненного цикла, цены и наличие, чтобы выбрать лучший компонент для ваших требований.

Сравнение характеристик

Параметр EPM9560RC208-13 EPM9560RC208-15
Бренд Altera Altera
Категория FPGA & CPLD FPGA & CPLD
Статус жизненного цикла Obsolete Obsolete
Наличие In Stock In Stock
Цена за единицу (USD) $0,00 $0,00
Device Family MAX 9000 EPLD —
Macrocells 560 —
Usable Gates 12,000 12,000 gates
Logic Array Blocks (LABs) 20 —
User I/O Pins 208 —
Корпус 208-pin RQFP (Power Quad Flat Pack) 208-pin RQFP (Power Quad Flat Pack)
Package Code RC208 —
Speed Grade -13 (13 ns pin-to-pin) -15 (15 ns pin-to-pin)
Propagation Delay (tPD) 13 ns —
Максимальная тактовая частота 125 MHz —
Напряжение питания 5.0 V 5.0 V
Configuration Technology EEPROM (non-volatile) EEPROM (non-volatile)
Programming Interface IEEE 1149.1 JTAG —
Диапазон рабочих температур 0C to +70C (commercial) —
Тип монтажа Surface Mount Surface Mount
Статус RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Lead-Free Status [DATA_NEEDED: lead-free status] —
Уровень MSL [DATA_NEEDED: MSL level] —
Family — MAX 9000
Device Type — EEPROM-based Complex Programmable Logic Device (CPLD)
Macro Cells — 560 macro cells
Pin-to-Pin Delay — 15 ns
Counter Speed — 117.6 MHz
In-System Programmability — Yes, via IEEE Std. 1149.1 JTAG
Рабочая температура — [DATA_NEEDED: operating temperature range]
Number of I/O Pins — [DATA_NEEDED: number of I/O pins]
Logic Array Blocks — [DATA_NEEDED: number of logic array blocks]
Architecture — Third-generation Multiple Array MatriX (MAX)

Даташиты & ресурсы

Все товары Создать BOM Запросить цену