EPM9560RC208-16 vs EPM9560RC208-15 Comparação

Comparação detalhada lado a lado de EPM9560RC208-16 por Intel e EPM9560RC208-15 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM9560RC208-16 EPM9560RC208-15
Marca Intel Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida NRND Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $52,40 $0,00
Family MAX 9000 MAX 9000
Device Type CPLD (Complex Programmable Logic Device) EEPROM-based Complex Programmable Logic Device (CPLD)
Logic Elements / Macrocells 560 macrocells —
Typical Gates 12,000 gates —
Usable Gates 12,000 (typical) 12,000 gates
Pin-to-Pin Delay (tPD) 16 ns —
Maximum Internal Frequency (fMAX) 117.6 MHz —
Supply Voltage (VCCINT / VCCIO) 5 V —
User I/O Pins 416 —
Encapsulamento 208-pin Power Quad Flat Pack (RQFP) 208-pin RQFP (Power Quad Flat Pack)
Tipo de montagem Surface Mount Surface Mount
Process Technology 0.35 µm CMOS EEPROM —
Programmability In-system via JTAG (IEEE 1149.1) —
Temperatura de operação [DATA_NEEDED: industrial/commercial temperature grade] [DATA_NEEDED: operating temperature range]
Status RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS status]
Speed Grade -16 -15 (15 ns pin-to-pin)
Macro Cells — 560 macro cells
Pin-to-Pin Delay — 15 ns
Counter Speed — 117.6 MHz
Tensão de alimentação — 5.0 V
Configuration Technology — EEPROM (non-volatile)
In-System Programmability — Yes, via IEEE Std. 1149.1 JTAG
Number of I/O Pins — [DATA_NEEDED: number of I/O pins]
Logic Array Blocks — [DATA_NEEDED: number of logic array blocks]
Architecture — Third-generation Multiple Array MatriX (MAX)

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação