EPM9560RI304-15 vs EPM9560RC304-10 Comparação
Comparação detalhada lado a lado de EPM9560RI304-15 por Intel e EPM9560RC304-10 por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.
Comparação de especificações
| Parâmetro | EPM9560RI304-15 | EPM9560RC304-10 |
|---|---|---|
| Marca | Intel | Intel |
| Categoria | FPGA & CPLD | FPGA & CPLD |
| Status do ciclo de vida | NRND | NRND |
| Status do estoque | In Stock | In Stock |
| Preço unitário (USD) | $112,00 | $17,60 |
| Device Family | MAX 9000 | — |
| Architecture | Multiple Array MatriX (MAX) - EEPROM-based CPLD | — |
| Macrocells | 560 | 560 |
| Flip-Flops | 772 | — |
| User I/Os | 212 (216 per some datasheets) | — |
| Dedicated Inputs | 4 | — |
| Total Terminals | 304 | — |
| Package Code | HFQFP / S-PQFP-G304 | — |
| Package Type | 304-pin RQFP (Quad Flat Pack, gull-wing) | — |
| Propagation Delay (tpd) | 11.4 ns (per digchip datasheet); 16.6 ns reported by MicrochipUSA | — |
| Maximum Internal Frequency | 145 MHz | — |
| Speed Grade | -15 | -10 |
| Supply Voltage (VCCINT/VCCIO) | 4.5 V to 5.5 V (5 V typical) | — |
| I/O Logic Levels | 3.3 V or 5 V configurable | — |
| Temperatura de operação | 0 C to 70 C (commercial) | [DATA_NEEDED: operating temperature range] |
| Temperature Grade | Industrial (per Partstack listings) | — |
| Logic Family | CMOS | — |
| Programming | 5.0-V in-system programmable via JTAG (IEEE 1149.1) | — |
| Process Technology | 0.5 µm CMOS EEPROM | 0.65 µm CMOS EEPROM |
| Tipo de montagem | Surface Mount | Surface Mount |
| Status RoHS | [DATA_NEEDED: RoHS status] | ROHS3 Compliant |
| Family | — | MAX 9000 |
| Device Type | — | CPLD / EPLD |
| Usable Gates | — | 16000 |
| Logic Elements | — | 560 |
| Encapsulamento | — | RQFP-304 (RC) |
| Contagem de pinos | — | 304 |
| Pin-to-Pin Propagation Delay | — | 12 ns |
| Tensão de alimentação | — | 5 V |
| User I/O Pins | — | 304 (package-limited) |
| JTAG / Boundary Scan | — | IEEE 1149.1 compliant |
| Programming Method | — | JTAG in-system (ISP) |
| Nível MSL | — | 3 (168 Hours) |