EPM9560RI304-15 vs EPM9560RC304-10 Comparaison
Comparaison détaillée côte à côte de EPM9560RI304-15 par Intel et EPM9560RC304-10 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM9560RI304-15 | EPM9560RC304-10 |
|---|---|---|
| Marque | Intel | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $112,00 | $17,60 |
| Device Family | MAX 9000 | — |
| Architecture | Multiple Array MatriX (MAX) - EEPROM-based CPLD | — |
| Macrocells | 560 | 560 |
| Flip-Flops | 772 | — |
| User I/Os | 212 (216 per some datasheets) | — |
| Dedicated Inputs | 4 | — |
| Total Terminals | 304 | — |
| Package Code | HFQFP / S-PQFP-G304 | — |
| Package Type | 304-pin RQFP (Quad Flat Pack, gull-wing) | — |
| Propagation Delay (tpd) | 11.4 ns (per digchip datasheet); 16.6 ns reported by MicrochipUSA | — |
| Maximum Internal Frequency | 145 MHz | — |
| Speed Grade | -15 | -10 |
| Supply Voltage (VCCINT/VCCIO) | 4.5 V to 5.5 V (5 V typical) | — |
| I/O Logic Levels | 3.3 V or 5 V configurable | — |
| Température de fonctionnement | 0 C to 70 C (commercial) | [DATA_NEEDED: operating temperature range] |
| Temperature Grade | Industrial (per Partstack listings) | — |
| Logic Family | CMOS | — |
| Programming | 5.0-V in-system programmable via JTAG (IEEE 1149.1) | — |
| Process Technology | 0.5 µm CMOS EEPROM | 0.65 µm CMOS EEPROM |
| Type de montage | Surface Mount | Surface Mount |
| Statut RoHS | [DATA_NEEDED: RoHS status] | ROHS3 Compliant |
| Family | — | MAX 9000 |
| Device Type | — | CPLD / EPLD |
| Usable Gates | — | 16000 |
| Logic Elements | — | 560 |
| Boîtier | — | RQFP-304 (RC) |
| Nombre de broches | — | 304 |
| Pin-to-Pin Propagation Delay | — | 12 ns |
| Tension d'alimentation | — | 5 V |
| User I/O Pins | — | 304 (package-limited) |
| JTAG / Boundary Scan | — | IEEE 1149.1 compliant |
| Programming Method | — | JTAG in-system (ISP) |
| Niveau MSL | — | 3 (168 Hours) |