EP1810GC-35 vs EP1810JC-35 Сравнение
Подробное сравнение бок о бок EP1810GC-35 от Altera и EP1810JC-35 от Intel. Сравните ключевые характеристики, электрические параметры, упаковку, статус жизненного цикла, цены и наличие, чтобы выбрать лучший компонент для ваших требований.
Altera
EP1810GC-35 - UV PLD, 40ns, CMOS, CPGA68 | Altera / Rochester
EP1810GC-35 ⚠ Последняя закупкаСравнение характеристик
| Параметр | EP1810GC-35 | EP1810JC-35 |
|---|---|---|
| Бренд | Altera | Intel |
| Категория | FPGA & CPLD | FPGA & CPLD |
| Статус жизненного цикла | Последняя закупка | Obsolete |
| Наличие | In Stock | In Stock |
| Цена за единицу (USD) | $177,12 | $5,48 |
| Device Type | EPLD (Erasable Programmable Logic Device) | UV-Erasable Complex PLD (UV PLD / CPLD) |
| Logic Family | Altera Classic EPLD | — |
| Technology | CMOS, UV-erasable EPROM cells | — |
| Корпус | CPGA-68 (Ceramic Pin Grid Array, 68-pin) | — |
| Количество выводов | 68 | — |
| Propagation Delay (tpd max) | 40 ns | — |
| Maximum Inputs | 64 | — |
| Maximum Outputs | 48 | — |
| Macrocells | 16 | — |
| I/O Standard | TTL-compatible | — |
| Programming Method | UV erasure + EPROM programming | — |
| Рабочая температура | [DATA_NEEDED: operating temperature range] | — |
| Напряжение питания | [DATA_NEEDED: VCC range] | — |
| Тип монтажа | Through Hole | Surface Mount (J-Lead) |
| Статус RoHS | Not applicable (legacy ceramic package) | Compliant (per Altera listing) |
| Lead-Free Status | Not applicable | Lead-free (per distributor listing) |
| Manufacturer (current source) | Rochester Electronics (authorized Altera EPLD partner) | — |
| Original Manufacturer | Altera Corporation (now Intel FPGA) | — |
| Device Family | — | Classic EPLD (EP1810) |
| Number of Macrocells | — | 48 |
| Propagation Delay (tpd) | — | 35 ns (max) |
| Максимальная тактовая частота | — | [DATA_NEEDED: fmax for this speed grade] |
| Process Technology | — | CMOS |
| Supply Voltage (Vcc) | — | 5 V (nominal) |
| Maximum Supply Voltage | — | 5.25 V (per distributor listing) |
| Package Type | — | CQCC-68 (Ceramic J-Lead Chip Carrier, QCCJ) |
| Number of Terminals | — | 68 |
| Terminal Form | — | J-Bend |
| Диапазон рабочих температур | — | 0°C to 70°C (Commercial) |
| Temperature Grade | — | Commercial |
| Erasure Method | — | UV (quartz-windowed ceramic package) |
| Logic Architecture | — | Programmable AND/OR array with macrocell outputs |