EP1810JI-45 vs EP1810JC-35 Сравнение

Подробное сравнение бок о бок EP1810JI-45 от Altera и EP1810JC-35 от Intel. Сравните ключевые характеристики, электрические параметры, упаковку, статус жизненного цикла, цены и наличие, чтобы выбрать лучший компонент для ваших требований.

Сравнение характеристик

Параметр EP1810JI-45 EP1810JC-35
Бренд Altera Intel
Категория FPGA & CPLD FPGA & CPLD
Статус жизненного цикла Obsolete Obsolete
Наличие In Stock In Stock
Цена за единицу (USD) $9,75 $5,48
Manufacturer Altera (now Intel FPGA) —
Series Classic EPLD Family —
Device Type UV-Erasable / OTP Complex PLD UV-Erasable Complex PLD (UV PLD / CPLD)
Macrocell Count 48 —
Maximum Operating Frequency 33.3 MHz —
Propagation Delay (tPD) 50 ns —
Configurable I/O Lines 48 —
Dedicated Inputs 12 —
Technology CMOS EPROM —
Package Code QCCJ —
Package Type 68-pin JLCC (J-leaded ceramic chip carrier) CQCC-68 (Ceramic J-Lead Chip Carrier, QCCJ)
Terminal Form J BEND J-Bend
Package Shape SQUARE —
Number of Terminals 68 68
Temperature Grade INDUSTRIAL Commercial
Рабочая температура -40 °C to +85 °C —
Напряжение питания 5 V (TTL compatible) —
Programming Method UV-erase (windowed) / OTP via JEDEC —
Device Family — Classic EPLD (EP1810)
Number of Macrocells — 48
Propagation Delay (tpd) — 35 ns (max)
Максимальная тактовая частота — [DATA_NEEDED: fmax for this speed grade]
Process Technology — CMOS
Supply Voltage (Vcc) — 5 V (nominal)
Maximum Supply Voltage — 5.25 V (per distributor listing)
Диапазон рабочих температур — 0°C to 70°C (Commercial)
Erasure Method — UV (quartz-windowed ceramic package)
Статус RoHS — Compliant (per Altera listing)
Lead-Free Status — Lead-free (per distributor listing)
Тип монтажа — Surface Mount (J-Lead)
Logic Architecture — Programmable AND/OR array with macrocell outputs

Даташиты & ресурсы

Все товары Создать BOM Запросить цену