EPM3064ATC100-10 vs EPM3064ATC100-10N Сравнение

Подробное сравнение бок о бок EPM3064ATC100-10 от Altera и EPM3064ATC100-10N от Altera. Сравните ключевые характеристики, электрические параметры, упаковку, статус жизненного цикла, цены и наличие, чтобы выбрать лучший компонент для ваших требований.

Altera
EPM3064ATC100-10N EPM3064ATC100-10N - MAX 3000A CPLD, 64 Macrocells, 66 I/O | Altera

EPM3064ATC100-10N - MAX 3000A CPLD, 64 Macrocells, 66 I/O | Altera

EPM3064ATC100-10N ✓ Активен

Сравнение характеристик

Параметр EPM3064ATC100-10 EPM3064ATC100-10N
Бренд Altera Altera
Категория FPGA & CPLD FPGA & CPLD
Статус жизненного цикла NRND Активен
Наличие In Stock In Stock
Цена за единицу (USD) $2,85 $2,43
Family MAX 3000A MAX 3000A
Logic Gates 1250 gates —
Macrocells 64 64
Logic Array Blocks 2 —
User I/O Pins 34 —
Корпус TQFP-100 (100-pin Thin Quad Flat Pack) 100-pin TQFP
Propagation Delay (tPD) 10 ns —
Supply Voltage (VCCINT) 3.3 V 3.3 V (3.0 V to 3.6 V)
Process Technology CMOS EEPROM —
In-System Programmability IEEE Std. 1149.1 (JTAG) and IEEE Std. 1532 compliant Yes - IEEE Std. 1149.1 JTAG, IEEE Std. 1532
Global Clock Signals 2 (with optional inversion) —
Output Enable Signals 6 or 10 pin- or logic-driven —
Output Slew-Rate Control Programmable —
Operating Temperature Grade Commercial —
MultiVolt I/O Support 1.5V / 1.8V / 2.5V / 3.3V interfaces —
Статус RoHS [DATA_NEEDED: RoHS compliance] Compliant (lead-free)
Device Type — CPLD (Complex Programmable Logic Device)
Logic Array Blocks (LABs) — 2
Maximum User I/O Pins — 66
Usable Gates — 1,250
Pin-to-Pin Delay (tPD) — 10 ns
Boundary-Scan Test (BST) — Yes - JTAG compliant
Configuration Memory — Non-volatile EEPROM
Program/Erase Cycles — 100 minimum
MultiVolt I/O — Yes - 1.8 V / 2.5 V / 3.3 V / 5 V tolerant
Рабочая температура — 0C to +70C (commercial)
Тип монтажа — Surface Mount

Даташиты & ресурсы

Все товары Создать BOM Запросить цену