EPM3064ATC100-10 vs EPM3064ATC100-10N Comparação

Comparação detalhada lado a lado de EPM3064ATC100-10 por Altera e EPM3064ATC100-10N por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM3064ATC100-10 EPM3064ATC100-10N
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida NRND Ativo
Status do estoque In Stock In Stock
Preço unitário (USD) $2,85 $2,43
Family MAX 3000A MAX 3000A
Logic Gates 1250 gates —
Macrocells 64 64
Logic Array Blocks 2 —
User I/O Pins 34 —
Encapsulamento TQFP-100 (100-pin Thin Quad Flat Pack) 100-pin TQFP
Propagation Delay (tPD) 10 ns —
Supply Voltage (VCCINT) 3.3 V 3.3 V (3.0 V to 3.6 V)
Process Technology CMOS EEPROM —
In-System Programmability IEEE Std. 1149.1 (JTAG) and IEEE Std. 1532 compliant Yes - IEEE Std. 1149.1 JTAG, IEEE Std. 1532
Global Clock Signals 2 (with optional inversion) —
Output Enable Signals 6 or 10 pin- or logic-driven —
Output Slew-Rate Control Programmable —
Operating Temperature Grade Commercial —
MultiVolt I/O Support 1.5V / 1.8V / 2.5V / 3.3V interfaces —
Status RoHS [DATA_NEEDED: RoHS compliance] Compliant (lead-free)
Device Type — CPLD (Complex Programmable Logic Device)
Logic Array Blocks (LABs) — 2
Maximum User I/O Pins — 66
Usable Gates — 1,250
Pin-to-Pin Delay (tPD) — 10 ns
Boundary-Scan Test (BST) — Yes - JTAG compliant
Configuration Memory — Non-volatile EEPROM
Program/Erase Cycles — 100 minimum
MultiVolt I/O — Yes - 1.8 V / 2.5 V / 3.3 V / 5 V tolerant
Temperatura de operação — 0C to +70C (commercial)
Tipo de montagem — Surface Mount

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação