EPM3128ATC100-10 vs EPM3064ATC100-10N Сравнение

Подробное сравнение бок о бок EPM3128ATC100-10 от Altera и EPM3064ATC100-10N от Altera. Сравните ключевые характеристики, электрические параметры, упаковку, статус жизненного цикла, цены и наличие, чтобы выбрать лучший компонент для ваших требований.

Altera
EPM3064ATC100-10N EPM3064ATC100-10N - MAX 3000A CPLD, 64 Macrocells, 66 I/O | Altera

EPM3064ATC100-10N - MAX 3000A CPLD, 64 Macrocells, 66 I/O | Altera

EPM3064ATC100-10N ✓ Активен

Сравнение характеристик

Параметр EPM3128ATC100-10 EPM3064ATC100-10N
Бренд Altera Altera
Категория FPGA & CPLD FPGA & CPLD
Статус жизненного цикла NRND Активен
Наличие In Stock In Stock
Цена за единицу (USD) $8,10 $2,43
Device Family MAX 3000A —
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 128 64
User I/Os 80 —
Usable Gates 2500 1,250
Propagation Delay (tPD) 10 ns —
Counter Frequency 227.3 MHz —
Supply Voltage (VCCINT) 3.3 V 3.3 V (3.0 V to 3.6 V)
I/O Voltage Tolerance 5.0 V / 3.3 V / 2.5 V (MultiVolt) —
Корпус 100-pin TQFP 100-pin TQFP
Тип монтажа Surface Mount Surface Mount
Configuration Memory EEPROM (non-volatile) Non-volatile EEPROM
In-System Programming IEEE Std. 1532 compliant (JTAG) —
PCI Compliance PCI Local Bus Specification Rev 2.2 (selected speed grades) —
Logic Family CMOS —
Рабочая температура 0 C to 70 C (commercial) 0C to +70C (commercial)
Статус RoHS [DATA_NEEDED: RoHS status] Compliant (lead-free)
Family — MAX 3000A
Logic Array Blocks (LABs) — 2
Maximum User I/O Pins — 66
Pin-to-Pin Delay (tPD) — 10 ns
In-System Programmability — Yes - IEEE Std. 1149.1 JTAG, IEEE Std. 1532
Boundary-Scan Test (BST) — Yes - JTAG compliant
Program/Erase Cycles — 100 minimum
MultiVolt I/O — Yes - 1.8 V / 2.5 V / 3.3 V / 5 V tolerant

Даташиты & ресурсы

Все товары Создать BOM Запросить цену