EPM3512AQC208-10N vs EPM3512AQC208-10S Сравнение

Подробное сравнение бок о бок EPM3512AQC208-10N от Intel и EPM3512AQC208-10S от Altera. Сравните ключевые характеристики, электрические параметры, упаковку, статус жизненного цикла, цены и наличие, чтобы выбрать лучший компонент для ваших требований.

Сравнение характеристик

Параметр EPM3512AQC208-10N EPM3512AQC208-10S
Бренд Intel Altera
Категория FPGA & CPLD FPGA & CPLD
Статус жизненного цикла Obsolete Obsolete
Наличие In Stock In Stock
Цена за единицу (USD) $42,80 $9,75
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 512 512
Usable Gates Up to 10,000 1750
Logic Array Blocks (LABs) 16 32 (16 macrocells each)
User I/Os 172 208
Корпус 208-pin PQFP (Plastic Quad Flat Pack) 208-pin FineLine BGA-256
Напряжение питания 3.3 V —
Pin-to-Pin Delay 4.5 ns (-10 speed grade) —
Maximum Internal Frequency 227.3 MHz —
Speed Grade -10 -10 (tPD1 = 7.5 ns)
Process Technology CMOS EEPROM EEPROM-based CMOS
In-System Programming IEEE Std. 1149.1 JTAG, IEEE Std. 1532 —
Boundary-Scan Test (BST) Built-in, IEEE 1149.1 compliant —
I/O Standards MultiVolt (1.8V / 2.5V / 3.3V) —
Рабочая температура 0 C to 70 C (commercial) 0C to +70C (commercial)
Статус RoHS [DATA_NEEDED: RoHS status not in verified web data] [DATA_NEEDED: rohs_status]
Propagation Delay (tPD1) — 7.5 ns (pin-to-pin)
Supply Voltage - VCCINT (internal) — 3.3 V
Supply Voltage - VCCIO (I/O) — 2.5 V, 3.3 V, or 5.0 V (MultiVolt)
Programming Technology — CMOS EEPROM
In-System Programmability (ISP) — Yes (IEEE Std. 1149.1 JTAG)
PCI Compliance — Yes (PCI Local Bus Specification Rev 2.2)
Boundary-Scan (JTAG) — Yes (1149.1 compliant)
Program/Erase Endurance — 100 cycles minimum
Logic Family — CMOS

Даташиты & ресурсы

Все товары Создать BOM Запросить цену