EPM3512AQC208-15N vs EPM3512AQC208-3N Сравнение

Подробное сравнение бок о бок EPM3512AQC208-15N от Altera и EPM3512AQC208-3N от Altera. Сравните ключевые характеристики, электрические параметры, упаковку, статус жизненного цикла, цены и наличие, чтобы выбрать лучший компонент для ваших требований.

Altera
EPM3512AQC208-15N EPM3512AQC208-15N - 512-Macro CPLD MAX 3000A PQFP-208 | Altera

EPM3512AQC208-15N - 512-Macro CPLD MAX 3000A PQFP-208 | Altera

EPM3512AQC208-15N ⚠ Последняя закупка

Сравнение характеристик

Параметр EPM3512AQC208-15N EPM3512AQC208-3N
Бренд Altera Altera
Категория FPGA & CPLD FPGA & CPLD
Статус жизненного цикла Последняя закупка Obsolete
Наличие In Stock In Stock
Цена за единицу (USD) $20,50 $16,40
Family MAX 3000A MAX 3000A
Device Type CPLD - Complex Programmable Logic Device —
Macro Cells 512 —
Logic Array Blocks (LABs) 16 16
Maximum User I/O Pins 172 —
Typical Usable Gates 12,000 —
Number of Logic Elements 512 —
Pin-to-Pin Delay (tPD) 15 ns —
Operating Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 2.5 V / 3.3 V (MultiVolt) 3.3 V (MultiVolt 1.8 V / 2.5 V / 3.3 V / 5.0 V tolerant)
Programmable I/O Standards LVTTL, LVCMOS, PCI (with external resistor) —
In-System Programmability Yes (IEEE Std. 1532 compliant) —
Configuration Memory EEPROM (non-volatile) —
JTAG Support Yes (BST/Boundary-Scan Test) —
Корпус PQFP-208 (QC208) PQFP-208
Тип монтажа Surface Mount Surface Mount
Рабочая температура 0C to +70C (commercial) 0C to +70C (commercial)
Статус RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: not stated in retrieved snippets]
Macrocells — 512
User I/O Pins — 172
Macrocells per LAB — 32
Pin-to-Pin Logic Delay — 3 ns (speed grade -3)
Global Clock Setup Time — [DATA_NEEDED: actual tSU at 3 ns grade]
Core Supply Voltage (VCCINT) — 3.3 V
Programming Technology — EEPROM (non-volatile, in-system programmable)
JTAG / Boundary Scan — IEEE 1149.1 compliant
ISP Compliance — IEEE Std. 1532
Lead-Free / Halogen-Free — [DATA_NEEDED]

Даташиты & ресурсы

Все товары Создать BOM Запросить цену