EPM3512AQC208-3N vs EPM3512AQC208-10NS Сравнение

Подробное сравнение бок о бок EPM3512AQC208-3N от Altera и EPM3512AQC208-10NS от Altera. Сравните ключевые характеристики, электрические параметры, упаковку, статус жизненного цикла, цены и наличие, чтобы выбрать лучший компонент для ваших требований.

Altera
EPM3512AQC208-10NS EPM3512AQC208-10NS - MAX 3000A 512-Macro CPLD, 208-PQFP | Altera

EPM3512AQC208-10NS - MAX 3000A 512-Macro CPLD, 208-PQFP | Altera

EPM3512AQC208-10NS ✓ Активен

Сравнение характеристик

Параметр EPM3512AQC208-3N EPM3512AQC208-10NS
Бренд Altera Altera
Категория FPGA & CPLD FPGA & CPLD
Статус жизненного цикла Obsolete Активен
Наличие In Stock In Stock
Цена за единицу (USD) $16,40 $32,40
Family MAX 3000A MAX 3000A
Macrocells 512 —
User I/O Pins 172 —
Logic Array Blocks (LABs) 16 12
Macrocells per LAB 32 —
Pin-to-Pin Logic Delay 3 ns (speed grade -3) —
Global Clock Setup Time [DATA_NEEDED: actual tSU at 3 ns grade] —
Core Supply Voltage (VCCINT) 3.3 V 3.3 V
I/O Supply Voltage (VCCIO) 3.3 V (MultiVolt 1.8 V / 2.5 V / 3.3 V / 5.0 V tolerant) 2.5 V / 3.3 V / 5.0 V (MultiVolt)
Рабочая температура 0C to +70C (commercial) 0C to +70C (commercial)
Корпус PQFP-208 208-pin PQFP
Тип монтажа Surface Mount Surface Mount
Programming Technology EEPROM (non-volatile, in-system programmable) —
JTAG / Boundary Scan IEEE 1149.1 compliant —
ISP Compliance IEEE Std. 1532 —
Статус RoHS [DATA_NEEDED: not stated in retrieved snippets] [DATA_NEEDED: rohs status]
Lead-Free / Halogen-Free [DATA_NEEDED] —
Device Type — CPLD (Complex Programmable Logic Device)
Macro Cells — 512
Usable Gates — 10,000
User I/Os — 172
Pin-to-Pin Delay (tPD) — 10 ns (speed grade -10)
Internal Counter Frequency — 227.3 MHz max
Propagation Delay — 7.5 ns (datasheet figure)
Logic Family — CMOS, EEPROM-based
Configuration — Non-volatile EEPROM, in-system programmable (JTAG IEEE 1532)
ISP Standard — IEEE Std. 1532

Даташиты & ресурсы

Все товары Создать BOM Запросить цену