EPM5032DC-2 vs EPM5032DC20 Сравнение

Подробное сравнение бок о бок EPM5032DC-2 от Altera и EPM5032DC20 от Altera. Сравните ключевые характеристики, электрические параметры, упаковку, статус жизненного цикла, цены и наличие, чтобы выбрать лучший компонент для ваших требований.

Сравнение характеристик

Параметр EPM5032DC-2 EPM5032DC20
Бренд Altera Altera
Категория FPGA & CPLD FPGA & CPLD
Статус жизненного цикла Obsolete Obsolete
Наличие In Stock In Stock
Цена за единицу (USD) $8,75 $8,20
Product Type CPLD (Complex Programmable Logic Device) UV-erasable PLD (CPLD class)
Series MAX 5000 —
Macrocells 32 32
Usable Gates (typical) 600 —
Logic Array Blocks (LABs) 4 —
Корпус 20-pin CDIP (Ceramic DIP) 20-pin Ceramic DIP (DC) with UV window
Speed Grade -2 (tPD ~25 ns, commercial) —
Configuration Memory EPROM (one-time programmable per generation; UV-erasable variants exist) —
Supply Voltage (VCC) 5 V (single supply, +/-5%) 5 V (4.75 V to 5.25 V)
Рабочая температура 0C to +70C (commercial grade) [DATA_NEEDED: operating temperature range]
Programmable Pins / I/O 20 pins (JEDEC-standard 0.300" ceramic DIP) —
Programming Interface Altera ByteBlaster / parallel-port JTAG-style ISP —
Interconnect Programmable Interconnect Array (PIA) with deterministic timing —
Статус RoHS [DATA_NEEDED: RoHS compliance - CDIP package typically pre-RoHS] [DATA_NEEDED: RoHS compliance]
Тип монтажа Through-Hole (DIP) Through-Hole (DIP)
Уровень MSL Not applicable (through-hole hermetic ceramic) —
Device Family — MAX 5000
Usable Gates — 600
Propagation Delay (tPD) — 20 ns
Maximum Frequency (Fmax) — 71.4 MHz
Dedicated Inputs — 7
I/O Pins — 16 (bidirectional)
Total Inputs (max) — 24
Output Macrocells — 16
Clock Inputs — 1 (global)
Architecture — PAL-type with Programmable Interconnect Array (PIA)
Process Technology — CMOS

Даташиты & ресурсы

Все товары Создать BOM Запросить цену