EPM9560GI280-20 vs EPM9560R1208-20 Сравнение

Подробное сравнение бок о бок EPM9560GI280-20 от Intel и EPM9560R1208-20 от Altera. Сравните ключевые характеристики, электрические параметры, упаковку, статус жизненного цикла, цены и наличие, чтобы выбрать лучший компонент для ваших требований.

Сравнение характеристик

Параметр EPM9560GI280-20 EPM9560R1208-20
Бренд Intel Altera
Категория FPGA & CPLD FPGA & CPLD
Статус жизненного цикла NRND Obsolete
Наличие In Stock In Stock
Цена за единицу (USD) $162,50 $22,40
Device Family MAX 9000 —
Architecture CMOS EEPROM-based Multiple Array MatriX (MAX) Multiple Array MatriX (MAX) with Logic Array Blocks (LABs) and Programmable Interconnect Array (PIA)
Technology Node 5.0 V CMOS EEPROM —
Macrocells 560 560
Logic Array Blocks (LABs) 28 (16 macrocells each) —
Usable Gates 12,000 6,000
Maximum User I/O Pins 216 —
Flip-Flops 772 —
Pin-to-Pin Delay (Speed Grade) 20 ns —
Supply Voltage (VCC) 5.0 V —
In-System Programmability Yes (IEEE Std. 1149.1 JTAG) Yes (IEEE 1149.1 JTAG)
Programming Technology EEPROM (non-volatile) —
Корпус 280-pin PGA (PIN/PEG, square) R-1208 (BGA-style fine-pitch)
Terminal Form PIN/PEG (through-hole PGA) —
Package Code PGA —
Temperature Grade Industrial —
I/O Pin DC Input Range -0.5 V to VCC + 0.5 V —
Dedicated-Input Pin DC Input Range -0.3 V to VCC + 0.3 V —
I/O Transient Envelope (no-load, <20 ns) -2.0 V undershoot to 7.0 V overshoot —
VCC Ramp Requirement Monotonic rise —
Development Tool Altera MAX+PLUS II —
Supported HDLs VHDL, Verilog HDL, AHDL —
Статус RoHS [DATA_NEEDED: RoHS status for GI PGA package] [DATA_NEEDED: confirm via current distributor data]
Family — MAX 9000
Device Type — CPLD (Complex Programmable Logic Device)
Logic Array Blocks — 52 (typical for 560 macrocells)
Maximum User I/O — 212
Propagation Delay (tPD) — 20 ns
Maximum Frequency (fMAX) — 125 MHz
Supply Voltage (VCCINT/VCCIO) — 5.0 V
Technology — CMOS EEPROM
Рабочая температура — 0C to +70C (commercial)
Тип монтажа — Surface Mount
Process Technology — CMOS EEPROM, third-generation MAX architecture
Boundary-Scan Test — JTAG IEEE Std. 1149.1
Configuration Memory — On-chip EEPROM (non-volatile)

Даташиты & ресурсы

Все товары Создать BOM Запросить цену