EPM9560WC208 vs EPM9560RC208-15 Сравнение

Подробное сравнение бок о бок EPM9560WC208 от Altera и EPM9560RC208-15 от Altera. Сравните ключевые характеристики, электрические параметры, упаковку, статус жизненного цикла, цены и наличие, чтобы выбрать лучший компонент для ваших требований.

Сравнение характеристик

Параметр EPM9560WC208 EPM9560RC208-15
Бренд Altera Altera
Категория FPGA & CPLD FPGA & CPLD
Статус жизненного цикла NRND Obsolete
Наличие In Stock In Stock
Цена за единицу (USD) $125,00 $0,00
Family MAX 9000 MAX 9000
Device Type EE Programmable Logic Device (CPLD) EEPROM-based Complex Programmable Logic Device (CPLD)
Macrocells 560 —
Logic Array Blocks (LABs) 35 —
Flip-Flops 772 —
Maximum User I/O 149 —
Максимальная тактовая частота 117.6 MHz —
Propagation Delay (tpd, -15 grade) 16.6 ns —
Напряжение питания 3.3 V or 5 V 5.0 V
Process Technology CMOS, electrically erasable —
Корпус 208-pin CQFP (Ceramic Quad Flat Pack) 208-pin RQFP (Power Quad Flat Pack)
Terminal Pitch 0.50 mm —
Тип монтажа Surface Mount Surface Mount
Programming Interface IEEE 1149.1 JTAG —
Configuration Memory Non-volatile EE (instant-on) —
Hot Socketing Support Yes —
Уровень MSL [DATA_NEEDED: MSL level] —
Статус RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS status]
Usable Gates — 12,000 gates
Macro Cells — 560 macro cells
Pin-to-Pin Delay — 15 ns
Counter Speed — 117.6 MHz
Configuration Technology — EEPROM (non-volatile)
In-System Programmability — Yes, via IEEE Std. 1149.1 JTAG
Рабочая температура — [DATA_NEEDED: operating temperature range]
Number of I/O Pins — [DATA_NEEDED: number of I/O pins]
Logic Array Blocks — [DATA_NEEDED: number of logic array blocks]
Speed Grade — -15 (15 ns pin-to-pin)
Architecture — Third-generation Multiple Array MatriX (MAX)

Даташиты & ресурсы

Все товары Создать BOM Запросить цену