EP1SGX40GF1020C8 vs EP1SGX40FF1020C7 Karşılaştırma
Ayrıntılı yan yana karşılaştırma EP1SGX40GF1020C8 tarafından Intel ve EP1SGX40FF1020C7 tarafından AlteraAnahtar özellikleri, elektriksel parametreleri, ambalajı, yaşam döngüsü durumu, fiyatlandırma ve mevcudiyeti karşılaştırarak tasarım gereksinimleriniz için en iyi bileşeni belirleyin.
Altera
EP1SGX40FF1020C7 - Stratix GX FPGA 41,250 LE | Intel | 1020-BGA
EP1SGX40FF1020C7 ⚠ Son Satın AlmaÖzellik Karşılaştırması
| Parametre | EP1SGX40GF1020C8 | EP1SGX40FF1020C7 |
|---|---|---|
| Marka | Intel | Altera |
| Kategori | FPGA & CPLD | FPGA & CPLD |
| Yaşam Döngüsü Durumu | Son Alış Zamanı | Son Alış Zamanı |
| Series | Stratix GX | Stratix GX |
| Family | Stratix GX (Altera, now Intel) | Stratix GX (EP1SGX40) |
| Logic Elements | 41,250 | — |
| Total RAM Bits | 3,423,744 | — |
| User I/O Pins | 624 | 624 |
| Number of LABs/CLBs | 4125 | — |
| Paket | 1020-BBGA (Flip-Chip BGA) | 1020-ball FC-FBGA (S-PBGA-B1020) |
| Speed Grade | C8 (commercial, slowest bin) | 7 (-7, mid-speed) |
| İşletim Sıcaklığı | 0C to +85C (commercial) | 0 °C to 85 °C (commercial) |
| Embedded Transceivers | Up to 20 channels, 3.1875 Gbps | — |
| Transceiver Protocols Supported | PCIe, XAUI, CPRI, OBSAI, SerialLite II, SD/HD-SDI | — |
| Process Technology | 0.13 µm SRAM-based | CMOS |
| Montaj Türü | Surface Mount (BGA) | Surface Mount |
| RoHS Durumu | [DATA_NEEDED: rohs status] | Compliant |
| Lead-Free | [DATA_NEEDED: lead-free status] | — |
| Logic Elements (LE) | — | 41,250 |
| Configurable Logic Blocks (CLB) | — | 4,125 |
| Embedded Memory (bits) | — | 3,423,744 |
| Number of Logic Array Blocks (LAB) | — | 4,125 |
| Number of I/O Banks | — | 12 |
| Core Supply Voltage (VCCINT) | — | 1.425 V to 1.575 V (nominal 1.5 V) |
| Package Dimensions | — | 33 mm × 33 mm |
| Ball Pitch | — | 1.00 mm |
| Configuration Modes | — | PS, PPS, PPA, JTAG, AS |
| DSP Blocks (9-bit) | — | 176 |
| Transceiver Channels | — | 20 full-duplex 3.1875 Gbps + 14 dedicated full-duplex 1.25 Gbps |
| PLLs | — | 8 enhanced + per-transceiver PLLs |