10AS032H2F34E2SG vs 10AS032H2F35E1HG موازنہ
تفصیلی ساتھ ساتھ موازنہ از 10AS032H2F34E2SG بذریعہ Altera اور 10AS032H2F35E1HG بذریعہ Intel. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | 10AS032H2F34E2SG | 10AS032H2F35E1HG |
|---|---|---|
| برانڈ | Altera | Intel |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | فعال | فعال |
| Family | Arria 10 SX | — |
| Device | 10AS032 | — |
| Logic Elements | 320,000 | 320,000 |
| Processor Core | Dual ARM Cortex-A9 MPCore with CoreSight | Dual ARM Cortex-A9 MPCore with CoreSight |
| HPS Frequency | 1.5 GHz (max) | — |
| Process Technology | 20 nm | — |
| پیکیج | 1152-pin FC-FBGA (F34), 35 x 35 mm | 1152-ball FCBGA (35 x 35 mm) |
| ماؤنٹنگ ٹائپ | Surface Mount, BGA | Surface Mount (Flip-Chip BGA) |
| RoHS اسٹیٹس | Compliant | Compliant [DATA_NEEDED: per specific PCN or compliance certificate] |
| Core Voltage | 0.9 V (typical) | — |
| آپریٹنگ درجہ حرارت | [DATA_NEEDED: operating temperature grade] | — |
| Logic Array Blocks | [DATA_NEEDED: LAB count] | — |
| DSP Blocks | [DATA_NEEDED: DSP block count] | — |
| Transceivers | [DATA_NEEDED: transceiver count and rate] | — |
| Memory | Integrated DDR4 hard memory controller | — |
| Package Code | BGA | — |
| Package Shape | Square | — |
| Terminal Form | Ball | — |
| Terminal Count | 1152 | — |
| Device Family | — | Arria 10 SX SoC FPGA |
| Product Type | — | System-on-Chip (SoC) FPGA |
| User I/Os | — | 384 |
| Maximum Transceiver Data Rate | — | 1.5 GHz [DATA_NEEDED: actual Gbps line rate per protocol] |
| Operating Temperature Grade | — | Industrial (E1) |
| Process Node | — | 20 nm [DATA_NEEDED: exact process geometry per Intel datasheet] |
| Configuration | — | Serial (E1 suffix) |
| سپلائی وولٹیج | — | [DATA_NEEDED: core/aux/HPS voltage rails per datasheet] |
| MSL لیول | — | [DATA_NEEDED: MSL rating from JEDEC J-STD-020] |
| Hard Processor System | — | HPS with Cortex-A9 dual core, L1/L2 cache, peripherals |