EP1810LI-25 vs EP1810LC-35 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EP1810LI-25 بذریعہ Altera اور EP1810LC-35 بذریعہ Rochester Electronics. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

Rochester Electronics
EP1810LC-35 EP1810LC-35 - 48-Macrocell Classic EPLD, 35ns, PLCC-68 | Rochester/Altera

EP1810LC-35 - 48-Macrocell Classic EPLD, 35ns, PLCC-68 | Rochester/Altera

EP1810LC-35 ⚠ آخری بار خریداری

خصوصیات کا موازنہ

پیرامیٹر EP1810LI-25 EP1810LC-35
برانڈ Altera Rochester Electronics
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete آخری بار خریداری
Family Altera Classic EPLD —
Device Type EPLD (Erasable Programmable Logic Device), UV-erasable / OTP EPLD (Erasable Programmable Logic Device)
Macrocells 48 48
Usable Gates 900 —
Propagation Delay (tPD) 25 ns —
Maximum Counter Frequency 40 MHz —
Supply Voltage (VCC) 4.5 V to 5.5 V (nominal 5 V) 5 V (4.75 V to 5.25 V)
I/O Pins 48 [DATA_NEEDED: I/O count exact]
Dedicated Inputs 12 —
Global Clock Inputs 4 —
Interconnect Programmable global and local buses —
پیکیج 68-pin PLCC (J68, J-Lead) 68-pin PLCC (J-Lead)
JESD-30 Package Code S-PQCC-J68 —
Process Technology CMOS —
Operating Temperature (Industrial 'I' suffix) -40 C to +85 C —
Programming Mode EPROM/UV-erasable (windowed) and OTP —
Development Tool Altera MAX+PLUS II —
RoHS اسٹیٹس unknown [DATA_NEEDED]
Lead-Free Status unknown —
Series — Classic EP1810
Equivalent Gates — 900 usable / 2100 equivalent
Maximum Operating Frequency — 28.6 MHz
Propagation Delay (tpd) — 35 ns (max, '-35' speed grade)
Technology — CMOS, UV-erasable EPROM
ماؤنٹنگ ٹائپ — Surface Mount (socketable)
آپریٹنگ درجہ حرارت — 0C to +70C (commercial)
Configuration Method — UV-erase + EPROM programmer
Programmable Interconnect — Centralized Programmable Interconnect Array (PIA)
Development Tool (legacy) — MAX+PLUS II / A+PLUS
Lead-Free — [DATA_NEEDED]

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں