EP2A40B652C7 vs EP2A70B652C7 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP2A40B652C7 بذریعہ Intel اور EP2A70B652C7 بذریعہ Intel. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
Intel
EP2A40B652C7 - Altera APEX II 40k LE FPGA, BGA-652 | Intel PSG
EP2A40B652C7 ⚠ آخری بار خریداری
خصوصیات کا موازنہ
| پیرامیٹر | EP2A40B652C7 | EP2A70B652C7 |
|---|---|---|
| برانڈ | Intel | Intel |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | آخری بار خریداری | Obsolete |
| Device Family | APEX II | — |
| Logic Elements | 40,000 LEs | — |
| Maximum User I/O Pins | 538 (per package, [DATA_NEEDED: exact count for BGA-652]) | — |
| پیکیج | 652-ball FineLine BGA | — |
| Embedded Memory | [DATA_NEEDED: ESB RAM bits for EP2A40] | — |
| Number of PLLs | [DATA_NEEDED: PLL count for EP2A40] | — |
| Operating Temperature Grade | Commercial (C suffix) | Commercial (C) |
| Speed Grade | 7 | 7 |
| I/O Standards Supported | LVTTL, LVCMOS, PCI, GTL+, SSTL, LVDS, LVPECL | — |
| Supply Voltage (Core) | 1.8 V nominal [DATA_NEEDED: exact tolerance] | — |
| Supply Voltage (I/O) | Multi-voltage I/O [DATA_NEEDED: VCCIO range] | — |
| Process Technology | [DATA_NEEDED: process node] | — |
| Configuration Method | SRAM-based, supported via EPC configuration devices | — |
| RoHS اسٹیٹس | Unknown | [DATA_NEEDED: RoHS compliance status] |
| ماؤنٹنگ ٹائپ | Surface Mount (BGA) | Surface Mount |
| MSL لیول | [DATA_NEEDED: MSL rating] | — |
| Manufacturer | — | Intel (formerly Altera) |
| Series | — | APEX II |
| Family | — | APEX II (Field-Programmable Gate Array) |
| Logic Elements (LEs) | — | 67200 |
| Typical Gates | — | 1140000 |
| Maximum User I/Os | — | 336 |
| Package Type | — | BGA-652 (FineLine BGA) |
| Package Size | — | 27 mm x 27 mm (approximate) |
| Core Voltage | — | 1.8 V |
| I/O Bank Voltage (VCCIO) | — | 1.5V / 1.8V / 2.5V / 3.3V (bank-dependent) |
| Configuration Interface | — | JTAG, Passive Serial |
| میموری ٹائپ | — | Embedded SRAM blocks (ESBs) |
| PLL / Clock Management | — | Yes, dedicated PLL blocks |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |