EP910DC-15 vs EP910DC-30 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP910DC-15 بذریعہ Altera اور EP910DC-30 بذریعہ Intel. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP910DC-15 | EP910DC-30 |
|---|---|---|
| برانڈ | Altera | Intel |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Family | Altera Classic EPLD | Classic EPLD (EP910 series) |
| Device Density | 900 usable gates | — |
| Macrocells | 24 | 24 |
| Logic Elements | [DATA_NEEDED: exact LE count] | — |
| Dedicated Inputs | 12 | 36 |
| Bidirectional I/O Pins | 12 | — |
| Flip-Flops | 10 | — |
| Product Terms per Macrocells | 24 | — |
| Maximum Propagation Delay (tPD) | 15 ns | — |
| Speed Grade | 15 | — |
| Supply Voltage (VCC) | 5 V (typical) | — |
| آپریٹنگ درجہ حرارت | 0C to +70C (commercial) | 0C to +70C (commercial) |
| Technology | CMOS EPROM, UV-erasable | — |
| پیکیج | 24-pin ceramic DIP (DC) | DIP-40 (through-hole, 600 mil) |
| ماؤنٹنگ ٹائپ | Through-Hole | Through-Hole |
| MSL لیول | [DATA_NEEDED: MSL level] | — |
| RoHS اسٹیٹس | [DATA_NEEDED: not explicitly stated in verified data] | — |
| Architecture | — | PAL-type AND-OR sum-of-products, CMOS |
| Gate Count | — | 900 usable gates |
| Propagation Delay (tPD) | — | 30 ns (max) |
| Clock Frequency (fCNT) | — | 33.3 MHz |
| Outputs (Macrocells) | — | 24 |
| External Clock Pins | — | 2 (CLK1, CLK2) |
| سپلائی وولٹیج | — | 5 V |
| Process Technology | — | CMOS |
| Programming Method | — | UV-Erasable / OTP |