EP910LI-50 vs EP910LI-12 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP910LI-50 بذریعہ Altera اور EP910LI-12 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP910LI-50 | EP910LI-12 |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | NRND | Obsolete |
| Family | Altera Classic EPLD | — |
| Macrocells | 24 | 24 |
| Usable Gates | 450 | 450 |
| Propagation Delay (tPD) | 50 ns | 12 ns |
| Package Type | CERDIP-40 (L) | — |
| Package Pin Count | 40 | — |
| Supply Voltage (VCC) | 5 V +/- 10% | 4.75 V to 5.25 V (5 V typical) |
| آپریٹنگ درجہ حرارت | -40C to +85C (industrial) | -40C to +85C (industrial) |
| Technology | CMOS, UV-erasable EPROM | — |
| Logic Blocks | Classic AND/OR array architecture | — |
| I/O Pins | [DATA_NEEDED: I/O pin count] | 24 |
| Programming Method | EPROM programmer (UV-erasable window) | UV-erasable via windowed package |
| RoHS اسٹیٹس | [DATA_NEEDED: RoHS status] | non_compliant (ceramic windowed package) |
| Lead-Free | [DATA_NEEDED: lead-free status] | — |
| Speed Grade Suffix | -50 (50 ns tPD) | — |
| Device Family | — | Altera Classic EPLD |
| Maximum Frequency (fMAX) | — | 76.9 MHz |
| Inputs (with input registers) | — | 36 |
| پیکیج | — | 28-PLCC (windowed ceramic, J-Lead) |
| Process Technology | — | 1.0-micron CMOS EPROM |
| Power Dissipation (typical) | — | 200 mW at 5 V |
| Logic Compatibility | — | TTL-compatible I/O |