EP910PI-12T vs EP910PI-20T موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP910PI-12T بذریعہ Altera اور EP910PI-20T بذریعہ Intel. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP910PI-12T | EP910PI-20T |
|---|---|---|
| برانڈ | Altera | Intel |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | NRND | NRND |
| Family | Altera Classic EPLD | Altera Classic EPLD |
| Macrocells | 24 | — |
| Propagation Delay (tPD) | 12 ns | — |
| Maximum Operating Frequency | 76.9 MHz | — |
| Logic Gates | [DATA_NEEDED: logic gate count] | — |
| Supply Voltage (VCC) | 5 V (4.75 V min, 5.25 V max) | — |
| I/O Pins | 24 | — |
| Dedicated Inputs | 12 | — |
| External Clock Inputs | 2 | — |
| Outputs | 24 | — |
| Terminals / Pin Count | 44 (PDIP-40 package pinout with NC pins) | — |
| پیکیج | 40-pin PDIP (Plastic DIP) | PDIP-40 (PI) |
| Process Technology | CMOS | — |
| آپریٹنگ درجہ حرارت | 0C to +70C (commercial) | [DATA_NEEDED: operating temperature range] |
| Programmable Technology | UV-erasable EPROM | — |
| Programming Interface | JEDEC-standard | — |
| RoHS اسٹیٹس | Non-compliant (legacy PDIP package, contains lead) | unknown |
| لائف سائیکل کی حالت | NRND / EOL (mature legacy product) | Not Recommended for New Designs (NRND) |
| Device | — | EP910 |
| Number of Macrocells | — | 24 |
| Number of Usable Gates | — | [DATA_NEEDED: usable gate count] |
| Propagation Delay (tpd) | — | 20 ns |
| Maximum Toggle Frequency | — | 62.5 MHz |
| Number of Dedicated Inputs | — | 12 |
| Number of I/O Pins | — | 20 |
| پنز کی تعداد | — | 40 |
| ماؤنٹنگ ٹائپ | — | Through-Hole (DIP) |
| Technology | — | CMOS EPROM (UV-erasable) |
| Programming | — | Standard EPROM programmer, JEDEC map |