EPM3064AT100-10N vs EPM3064ATC-100-10N موازنہ
تفصیلی ساتھ ساتھ موازنہ از EPM3064AT100-10N بذریعہ Altera اور EPM3064ATC-100-10N بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EPM3064AT100-10N | EPM3064ATC-100-10N |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | NRND | فعال |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Macrocells | 64 | — |
| Logic Array Blocks (LABs) | 4 | 2 |
| Usable Gates | 1,250 | — |
| User I/O Pins | 66 | 66 |
| Speed Grade | -10 (10 ns pin-to-pin delay) | — |
| Supply Voltage (VCCINT) | 3.3 V | 3.3 V |
| I/O Bank Voltage | 3.3 V | — |
| 5 V Tolerant Inputs | Yes (via clamping diodes) | — |
| Configuration Memory | EEPROM (non-volatile) | — |
| Programming Interface | JTAG (IEEE Std. 1149.1) with pin-locking | 4-pin JTAG (TCK/TMS/TDI/TDO) |
| ISP Compliance | IEEE Std. 1532 | — |
| Boundary-Scan Test (BST) | IEEE Std. 1149.1 compliant | — |
| پیکیج | TQFP-100 (T100), 14 mm x 14 mm | TQFP-100 |
| Operating Temperature (Commercial) | 0C to +70C | — |
| RoHS اسٹیٹس | [DATA_NEEDED: RoHS compliance status] | Compliant |
| Lead-Free | [DATA_NEEDED: lead-free finish] | — |
| Macro Cells | — | 64 |
| Usable Gates (min) | — | 600 |
| Usable Gates (typical) | — | 1,250 |
| Pin-to-Pin Delay (tPD) | — | 10 ns |
| Counter Frequency (fCNT) | — | 227.3 MHz |
| In-System Programmability | — | Yes (IEEE 1532 / JTAG 1149.1) |
| ماؤنٹنگ ٹائپ | — | Surface Mount |
| آپریٹنگ درجہ حرارت | — | 0C to +70C (commercial) |