EPM3256AFC256-10N vs EPM3256AQC208-10N موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM3256AFC256-10N بذریعہ Altera اور EPM3256AQC208-10N بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EPM3256AFC256-10N EPM3256AQC208-10N
برانڈ Altera Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete Obsolete
Family MAX 3000A —
Device Type CPLD (Complex Programmable Logic Device) —
Usable Gates 5,000 gates 10,000
Macrocells 256 —
Maximum User I/O 161 —
Pin-to-Pin Logic Delay 10 ns —
Maximum Counter Frequency 227.3 MHz 227.3 MHz
Core Voltage 3.3 V —
I/O Logic Level Compatibility 5.0 V / 3.3 V / 2.5 V (MultiVolt) —
Programmability EEPROM, in-system programmable (ISP) —
JTAG Interface IEEE 1532 / JTAG (TDI, TDO, TMS, TCK) —
پیکیج 256-pin FineLine BGA —
Logic Family CMOS —
PCI Compliance PCI Local Bus Specification Rev 2.2 (at -10 grade) —
آپریٹنگ درجہ حرارت 0 C to 70 C (commercial) 0C to +70C (Commercial)
Series — MAX 3000A
Programmable Type — In-System Programmable (EEPROM)
Number of Macrocells — 256
Number of Logic Elements/Blocks — 16 LABs
Number of I/O Pins — 161 (158 user I/O per Arrow listing)
Propagation Delay (tpd) — 10 ns (max)
Supply Voltage - Internal — 3.0 V to 3.6 V (3.3 V typical)
پیکیج / کیس — 208-BFQFP / 208-PQFP (28x28 mm)
ماؤنٹنگ ٹائپ — Surface Mount
ISP Compliance — IEEE Std. 1532
Boundary Scan — IEEE Std. 1149.1 (JTAG)
I/O Tolerance — 5 V tolerant, MultiVolt interface
RoHS اسٹیٹس — [DATA_NEEDED: lead-free status - non-RoHS suffix 'N' typically indicates lead-free finish, but datasheet not present in data]

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں