EPM3512AFC256-10N vs EPM3512AFC256-22 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM3512AFC256-10N بذریعہ Altera اور EPM3512AFC256-22 بذریعہ Intel. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EPM3512AFC256-10N EPM3512AFC256-22
برانڈ Altera Intel
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete Obsolete
Family MAX 3000A MAX 3000A
Macrocells 512 512
Usable Gates 10000 —
User I/O Pins 208 —
Logic Array Blocks (LABs) [DATA_NEEDED: number of LABs] 16
Operating Frequency (fMAX) [DATA_NEEDED: fMAX MHz] —
Pin-to-Pin Delay (tPD) 10 ns —
Setup Time (tSU) 4.5 ns —
VCCINT (Core Supply) 3.3 V —
VCCIO (I/O Supply) 3.3 V or 2.5 V —
Technology CMOS EEPROM-based, non-volatile —
Operating Temperature (Commercial) 0 C to +70 C —
پیکیج 256-ball FBGA (17 mm x 17 mm) FC-256 (FineLine BGA, 256 balls, 1.0 mm pitch)
ISP Interface IEEE Std. 1149.1 JTAG, IEEE Std. 1532 —
ماؤنٹنگ ٹائپ Surface Mount (BGA) Surface Mount (BGA)
MSL لیول [DATA_NEEDED: MSL rating] —
RoHS اسٹیٹس [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance status]
Device Type — CPLD (Complex Programmable Logic Device)
Maximum User I/O Pins — 208 (typical for FC256 package)
Speed Grade — -22 (tPD ~22 ns)
Propagation Delay (tPD) — 22 ns
Supply Voltage VCCINT — 3.3 V
I/O Standards Supported — 2.5 V, 3.3 V, 5.0 V (VCCIO selectable)
In-System Programming — IEEE Std. 1532-compliant ISP via JTAG
Configuration Memory — On-chip EEPROM (non-volatile)
آپریٹنگ درجہ حرارت — [DATA_NEEDED: operating temperature grade]

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں