EPM3512AQC208-10NS vs EPM3512AQC208-2 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EPM3512AQC208-10NS بذریعہ Altera اور EPM3512AQC208-2 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EPM3512AQC208-10NS | EPM3512AQC208-2 |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | فعال | Obsolete |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD (Complex Programmable Logic Device) | — |
| Macro Cells | 512 | — |
| Usable Gates | 10,000 | — |
| Logic Array Blocks (LABs) | 12 | 16 |
| User I/Os | 172 | — |
| Pin-to-Pin Delay (tPD) | 10 ns (speed grade -10) | — |
| Internal Counter Frequency | 227.3 MHz max | — |
| Propagation Delay | 7.5 ns (datasheet figure) | — |
| Core Supply Voltage (VCCINT) | 3.3 V | — |
| I/O Supply Voltage (VCCIO) | 2.5 V / 3.3 V / 5.0 V (MultiVolt) | — |
| Logic Family | CMOS, EEPROM-based | — |
| Configuration | Non-volatile EEPROM, in-system programmable (JTAG IEEE 1532) | — |
| پیکیج | 208-pin PQFP | PQFP-208 (QC) |
| آپریٹنگ درجہ حرارت | 0C to +70C (commercial) | — |
| ISP Standard | IEEE Std. 1532 | — |
| RoHS اسٹیٹس | [DATA_NEEDED: rohs status] | Non-compliant (legacy PQFP) |
| ماؤنٹنگ ٹائپ | Surface Mount | Surface Mount |
| Macrocells | — | 512 |
| User I/O Pins | — | 172 |
| Speed Grade | — | -2 |
| Supply Voltage (Core) | — | 3.3 V |
| Output Drive Voltage | — | 2.5 V / 3.3 V programmable |
| Input Voltage Tolerance | — | 2.5 V / 3.3 V / 5.0 V |
| Process Technology | — | 0.30 µm EEPROM |
| Program/Erase Endurance | — | 100 cycles (typical) |
| In-System Programmability | — | Yes (IEEE 1149.1 JTAG) |
| User I/O Banks | — | 4 |
| آپریٹنگ درجہ حرارت رینج | — | Commercial (0C to +70C) |
| Lead-Free | — | No (SnPb lead finish) |
| Security Bit | — | Yes (programmable) |