EPM3512AQC20810N vs EPM3512AQC208-10N موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM3512AQC20810N بذریعہ Altera اور EPM3512AQC208-10N بذریعہ Intel. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EPM3512AQC20810N EPM3512AQC208-10N
برانڈ Altera Intel
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت NRND Obsolete
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macro Cells 512 —
Usable Gates 10,000 Up to 10,000
User I/Os 172 172
Logic Array Blocks (LABs) 16 16
Propagation Delay (tPD) 10 ns —
Core Voltage (VCCINT) 3.3 V —
I/O Voltage (VCCIO) 3.3 V (5.0 V tolerant I/O) —
پیکیج 208-pin PQFP (Plastic Quad Flat Pack) 208-pin PQFP (Plastic Quad Flat Pack)
Configuration Memory EEPROM (non-volatile, instant-on) —
Programming Interface JTAG (IEEE 1149.1 / IEEE 1532 ISP) —
Maximum Frequency [DATA_NEEDED: fMAX] —
آپریٹنگ درجہ حرارت [DATA_NEEDED: industrial/commercial grade range] 0 C to 70 C (commercial)
RoHS اسٹیٹس [DATA_NEEDED: lead-free/RoHS status] [DATA_NEEDED: RoHS status not in verified web data]
ماؤنٹنگ ٹائپ Surface Mount —
MSL لیول [DATA_NEEDED: MSL rating] —
Macrocells — 512
سپلائی وولٹیج — 3.3 V
Pin-to-Pin Delay — 4.5 ns (-10 speed grade)
Maximum Internal Frequency — 227.3 MHz
Speed Grade — -10
Process Technology — CMOS EEPROM
In-System Programming — IEEE Std. 1149.1 JTAG, IEEE Std. 1532
Boundary-Scan Test (BST) — Built-in, IEEE 1149.1 compliant
I/O Standards — MultiVolt (1.8V / 2.5V / 3.3V)

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں