EPM5032DC-15 vs EPM5032DC-2 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM5032DC-15 بذریعہ Altera اور EPM5032DC-2 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EPM5032DC-15 EPM5032DC-2
برانڈ Altera Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete Obsolete
Family MAX 5000 —
Device Type UV-erasable EPLD (PAL-type CMOS) —
Usable Gates 600 —
Macrocells 32 32
Propagation Delay (tPD) 15 ns —
Maximum Toggle Frequency (fMAX) 83.3 MHz —
Supply Voltage (VCC) 5 V (nominal) 5 V (single supply, +/-5%)
Logic Family CMOS, TTL-compatible I/O —
Programmable Pins 16 bidirectional I/O + 4 dedicated input = 20 —
Total Package Pins 28 —
پیکیج CERDIP-28 (windowed, through-hole) 20-pin CDIP (Ceramic DIP)
ماؤنٹنگ ٹائپ Through-Hole (DIP) Through-Hole (DIP)
آپریٹنگ درجہ حرارت 0C to +70C (commercial) 0C to +70C (commercial grade)
Erasure Method UV light through ceramic quartz window —
Process Technology CMOS —
RoHS اسٹیٹس [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance - CDIP package typically pre-RoHS]
Lead-Free unknown —
Product Type — CPLD (Complex Programmable Logic Device)
Series — MAX 5000
Usable Gates (typical) — 600
Logic Array Blocks (LABs) — 4
Speed Grade — -2 (tPD ~25 ns, commercial)
Configuration Memory — EPROM (one-time programmable per generation; UV-erasable variants exist)
Programmable Pins / I/O — 20 pins (JEDEC-standard 0.300" ceramic DIP)
Programming Interface — Altera ByteBlaster / parallel-port JTAG-style ISP
Interconnect — Programmable Interconnect Array (PIA) with deterministic timing
MSL لیول — Not applicable (through-hole hermetic ceramic)

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں