EPM5064JC-1 vs EPM5064JI-1 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM5064JC-1 بذریعہ Altera اور EPM5064JI-1 بذریعہ Intel. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EPM5064JC-1 EPM5064JI-1
برانڈ Altera Intel
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت NRND NRND
Family MAX 5000 MAX 5000
Device Type EPLD (Erasable Programmable Logic Device) EPLD (Erasable Programmable Logic Device)
Macro Cells 64 —
Usable Gates 1250 (typical) —
Logic Elements 128 (Logic Array Blocks) [DATA_NEEDED: total logic elements]
Maximum Operating Frequency 33.3 MHz (fCNT) —
Pin-to-Pin Delay (tPD) [DATA_NEEDED: tPD typical/max in ns] —
Supply Voltage (VCC) 5 V nominal (4.75 V – 5.25 V) —
Process Technology 0.8 µm CMOS CMOS, UV-erasable
Programmable Pins 36 (typical I/O, 44-pin PLCC) —
Dedicated Inputs [DATA_NEEDED: dedicated input count] —
پیکیج 44-pin PLCC (J-lead, windowed ceramic) 68-pin PLCC (windowed ceramic)
ماؤنٹنگ ٹائپ Surface Mount (PLCC socket recommended) Surface Mount
آپریٹنگ درجہ حرارت 0 °C to +70 °C (commercial, -JC suffix) [DATA_NEEDED: commercial vs industrial grade temp range]
Erasure Method UV-erasable through quartz window —
Programming Method Altera Logic Programmer + MasterBlaster/ByteBlasterMV —
JTAG Boundary Scan Not supported (classic MAX architecture) —
RoHS اسٹیٹس Non-compliant (windowed ceramic, contains Pb in glass frit) [DATA_NEEDED: not stated in provided data]
Military/Avionics SMD 5962-01-417-3750 (QML variant: EPM5064JM/883) —
Macrocells — 64
User I/O Pins — [DATA_NEEDED: user I/O count from datasheet]
Propagation Delay (tPD) — [DATA_NEEDED: combinational tPD from datasheet]
سپلائی وولٹیج — 5 V
Speed Grade — JI-1 (commercial, -10/-12/-15 family)
Programmability — UV-erasable (windowed package)
Data Retention — 25 years (per MAX 5000 datasheet)

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں