EPM5064JC-1 vs EPM5128GC-1 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM5064JC-1 بذریعہ Altera اور EPM5128GC-1 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EPM5064JC-1 EPM5128GC-1
برانڈ Altera Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت NRND Obsolete
Family MAX 5000 MAX 5000
Device Type EPLD (Erasable Programmable Logic Device) UV-erasable CMOS CPLD
Macro Cells 64 —
Usable Gates 1250 (typical) 2,500
Logic Elements 128 (Logic Array Blocks) —
Maximum Operating Frequency 33.3 MHz (fCNT) 62.5 MHz
Pin-to-Pin Delay (tPD) [DATA_NEEDED: tPD typical/max in ns] —
Supply Voltage (VCC) 5 V nominal (4.75 V – 5.25 V) —
Process Technology 0.8 µm CMOS —
Programmable Pins 36 (typical I/O, 44-pin PLCC) —
Dedicated Inputs [DATA_NEEDED: dedicated input count] 7
پیکیج 44-pin PLCC (J-lead, windowed ceramic) PGA-96+ (Pin Grid Array, ceramic windowed)
ماؤنٹنگ ٹائپ Surface Mount (PLCC socket recommended) —
آپریٹنگ درجہ حرارت 0 °C to +70 °C (commercial, -JC suffix) -40C to +85C (industrial)
Erasure Method UV-erasable through quartz window —
Programming Method Altera Logic Programmer + MasterBlaster/ByteBlasterMV UV erase + EPROM program (or device programmer)
JTAG Boundary Scan Not supported (classic MAX architecture) —
RoHS اسٹیٹس Non-compliant (windowed ceramic, contains Pb in glass frit) [DATA_NEEDED: RoHS compliance - ceramic PGA part is legacy]
Military/Avionics SMD 5962-01-417-3750 (QML variant: EPM5064JM/883) —
Macrocells — 128
Maximum User I/O Pins — 52
Nominal Supply Voltage — 5 V
Supply Voltage Range — 4.75 V to 5.25 V
Propagation Delay (tPD) — 16 ns (typical, -1 speed grade)
Technology — CMOS, UV-erasable EPROM
IOL / IOH — 100 mA / 25 mA per pin (legacy figure, [DATA_NEEDED: verify exact drive spec])
Security Bit — Programmable, prevents readback
MSL لیول — [DATA_NEEDED: MSL level]

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں