EPM5064JC vs EPM5064JC-1 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM5064JC بذریعہ Altera اور EPM5064JC-1 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EPM5064JC EPM5064JC-1
برانڈ Altera Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete NRND
Family MAX 5000 MAX 5000
Device Type EPLD (Erasable PLD) EPLD (Erasable Programmable Logic Device)
Macrocells 64 —
Usable Gates 1,250 (approx.) 1250 (typical)
Logic Array Inputs 36 —
Logic Array Outputs 64 —
پیکیج 68-pin PLCC (JEDEC) 44-pin PLCC (J-lead, windowed ceramic)
ماؤنٹنگ ٹائپ Surface Mount (socketed) Surface Mount (PLCC socket recommended)
Supply Voltage (VCC) 5 V (typical, 4.75 V - 5.25 V range) 5 V nominal (4.75 V – 5.25 V)
I/O Logic Level TTL / CMOS compatible —
Configuration Memory EPROM (UV-erasable window or OTP) —
آپریٹنگ درجہ حرارت [DATA_NEEDED: operating temperature grade] 0 °C to +70 °C (commercial, -JC suffix)
Pin-to-Pin Delay (tPD) [DATA_NEEDED: specific tPD grade value] [DATA_NEEDED: tPD typical/max in ns]
Maximum Frequency (fMAX) [DATA_NEEDED: fCNT grade value] —
RoHS اسٹیٹس [DATA_NEEDED: RoHS compliance] Non-compliant (windowed ceramic, contains Pb in glass frit)
Lead-Free [DATA_NEEDED: lead-free status] —
MSL لیول [DATA_NEEDED: MSL rating] —
Programming Tool Altera MAX+PLUS II / Quartus II (legacy device support) —
Macro Cells — 64
Logic Elements — 128 (Logic Array Blocks)
Maximum Operating Frequency — 33.3 MHz (fCNT)
Process Technology — 0.8 µm CMOS
Programmable Pins — 36 (typical I/O, 44-pin PLCC)
Dedicated Inputs — [DATA_NEEDED: dedicated input count]
Erasure Method — UV-erasable through quartz window
Programming Method — Altera Logic Programmer + MasterBlaster/ByteBlasterMV
JTAG Boundary Scan — Not supported (classic MAX architecture)
Military/Avionics SMD — 5962-01-417-3750 (QML variant: EPM5064JM/883)

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں