EPM5192-1LC vs EPM5128LC-1 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM5192-1LC بذریعہ Altera اور EPM5128LC-1 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EPM5192-1LC EPM5128LC-1
برانڈ Altera Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete Obsolete
Family MAX 5000 MAX 5000
Device Type CPLD (Complex Programmable Logic Device) —
Usable Gates 3,750 —
Macrocells 192 —
Logic Array Blocks (LABs) 4 —
User I/O Pins 64 —
Maximum Operating Frequency 62.5 MHz —
Propagation Delay (tpd) [DATA_NEEDED: -1 speed grade tpd in ns] 30 ns
سپلائی وولٹیج 5 V —
Process Technology UV EPROM, erasable windowless CMOS EPROM, UV-erasable
Programmable Interconnect PIA (Programmable Interconnect Array) —
JTAG Boundary Scan IEEE 1149.1 compliant —
پیکیج 64-pin Ceramic J-Lead Chip Carrier (LC) —
ماؤنٹنگ ٹائپ Surface Mount Surface Mount (J-lead PLCC socket compatible)
آپریٹنگ درجہ حرارت 0C to +70C (commercial) 0C to +70C (commercial)
RoHS اسٹیٹس Non-compliant (ceramic windowless package, lead-bearing termination) [DATA_NEEDED: RoHS status]
Logic Elements / Macrocells — 128 macrocells
Number of Usable Gates — [DATA_NEEDED: usable gates]
Dedicated Inputs — 7
Bidirectional I/O Pins — 52
Total User I/O — 60 (max)
Supply Voltage (VCC) — 5 V (±10%)
Programmability — UV-erasable / OTP (windowed package)
Package Type — 68-pin J-lead ceramic chip carrier (PLCC windowed)
JTAG Support — IEEE 1149.1 boundary-scan
Lead-Free — [DATA_NEEDED: lead-free status]

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں