EPM5192AJC-25 vs EPM5192AGC84-15 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EPM5192AJC-25 بذریعہ Altera اور EPM5192AGC84-15 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EPM5192AJC-25 | EPM5192AGC84-15 |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Family | MAX 5000 EPLD | MAX 5000 |
| Manufacturer | Altera (now Intel PSG) | — |
| Macrocells | 192 | 192 |
| Propagation Delay (tPD) | 25 ns | 15 ns |
| پیکیج | PLCC-68 (windowed ceramic, AJC) | 84-pin Ceramic PGA (Pin Grid Array) |
| پن کی تعداد | 68 | — |
| ماؤنٹنگ ٹائپ | Surface Mount | Through-Hole |
| سپلائی وولٹیج | 5 V (typical) | — |
| Logic Blocks | MAX 5000 LABs (Logic Array Blocks) | — |
| Programmable Pins | [DATA_NEEDED: number of user I/O pins] | — |
| آپریٹنگ درجہ حرارت | [DATA_NEEDED: exact operating temperature range] | Commercial (0C to +70C) - [DATA_NEEDED: military/industrial temp grade range] |
| Erasure Method | UV-erasable (windowed ceramic package) | — |
| Programming Technology | EPROM (non-volatile) | — |
| RoHS اسٹیٹس | [DATA_NEEDED: RoHS compliance status] | [DATA_NEEDED: not declared in web data; ceramic PGA with UV window typically non-RoHS] |
| Military Grade | Likely MIL-STD-883 processing per 'J' suffix in AJC marking (verify) | — |
| Device Type | — | UV-Erasable/OTP Complex PLD |
| Logic Array Blocks (LABs) | — | 12 |
| User I/O Pins | — | 64 |
| Dedicated Inputs | — | 7 |
| Maximum Internal Clock Frequency | — | 83.3 MHz |
| Supply Voltage (VCC) | — | 4.5 V to 5.5 V |
| Process Technology | — | CMOS |
| Programmable Element | — | UV-Erasable EPROM cell |