EPM5192ALC84-15 vs EPM5192AJC84-15 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EPM5192ALC84-15 بذریعہ Altera اور EPM5192AJC84-15 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
Altera
EPM5192AJC84-15 - MAX 5000 CPLD, 192 Macrocells, 84-pin PLCC | Altera
EPM5192AJC84-15 Obsoleteخصوصیات کا موازنہ
| پیرامیٹر | EPM5192ALC84-15 | EPM5192AJC84-15 |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Device Family | MAX 5000 (EPM5192) | — |
| Device Type | CPLD / UV-Erasable / OTP Complex PLD | EPLD (Erasable Programmable Logic Device) |
| Macrocells | 192 | 192 |
| Dedicated Inputs | 7 | — |
| User I/O Pins | 64 | — |
| Propagation Delay (tPD) | 15 ns | — |
| Propagation Delay (Industry Variant) | 25 ns (per MicrochipUSA listing) | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V (nominal 5 V) | 5 V (single supply) |
| Process Technology | CMOS (EPROM-based) | CMOS EPROM |
| Programmability | UV-erasable window / OTP | — |
| پیکیج | 84-pin PLCC (QCCJ, J-bend ceramic) | 84-pin PLCC (J84C) windowed ceramic |
| Operating Temperature Grade | Commercial | — |
| Terminal Form | J-BEND | — |
| Package Code | QCCJ | — |
| Package Shape | SQUARE | — |
| Architecture | Programmable Logic Array + Macrocell Registers + PIA interconnect | — |
| Family | — | MAX 5000 |
| Propagation Delay (tpd) | — | 15 ns |
| Maximum Clock Frequency (fMAX) | — | 83.3 MHz |
| Technology | — | CMOS, UV-erasable EPROM |
| ماؤنٹنگ ٹائپ | — | Surface Mount |
| آپریٹنگ درجہ حرارت | — | [DATA_NEEDED: commercial/industrial/military grade] |
| Programming Method | — | UV-erase + EPROM programming (windowed package) |
| Logic Blocks | — | 16 Logic Array Blocks (LABs) |
| I/O Pins | — | [DATA_NEEDED: user I/O count] |
| RoHS اسٹیٹس | — | Non-compliant (contains Pb, ceramic windowed package) |