EPM7128AETC100-10 vs EPM7128AETI100-7 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EPM7128AETC100-10 بذریعہ Intel اور EPM7128AETI100-7 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
Altera
EPM7128AETI100-7 - MAX 7000A CPLD, 128 Macrocells, 100-TQFP | Altera
EPM7128AETI100-7 Obsoleteخصوصیات کا موازنہ
| پیرامیٹر | EPM7128AETC100-10 | EPM7128AETI100-7 |
|---|---|---|
| برانڈ | Intel | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Family | MAX 7000A | MAX 7000A |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Macrocells | 128 | 128 |
| User I/Os | 84 | 84 |
| Usable Gates | 2.5K | 2,500 |
| Logic Array Blocks (LABs) | 8 | — |
| Pin-to-Pin Delay (tPD) | 10 ns | 7.5 ns |
| Supply Voltage (Core) | 3.3 V | — |
| I/O Tolerance | 5.0 V tolerant | — |
| Program Technology | EEPROM (in-system programmable) | — |
| پیکیج | 100-pin TQFP (ET) | 100-pin TQFP (1.0 mm pitch, 14 x 14 mm) |
| آپریٹنگ درجہ حرارت | -40C to +85C (commercial/industrial) | -40 C to +85 C (Industrial) |
| JTAG Support | IEEE 1149.1 boundary-scan | Yes (IEEE 1149.1 boundary-scan) |
| RoHS اسٹیٹس | Compliant | [DATA_NEEDED: confirm RoHS for non-N suffix] |
| لائف سائیکل کی حالت | Obsolete (migrate to MAX II or MAX V) | — |
| Logic Blocks (LABs) | — | 8 |
| Maximum Counter Frequency | — | 129.9 MHz |
| Supply Voltage - Core (VCCINT) | — | 3.3 V |
| I/O Bank Supply (VCCIO) | — | 2.5 V / 3.3 V / 5 V (MultiVolt) |
| Configuration Memory | — | EEPROM (non-volatile, in-system programmable) |
| Global Clock Inputs | — | 4 dedicated |
| ماؤنٹنگ ٹائپ | — | Surface Mount |
| Lead-Free Version (MPN Suffix) | — | -N suffix denotes lead-free (e.g., EPM7128AETI100-7N) |