EPM7128STC100-6 vs EPM7128STC100-15N موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM7128STC100-6 بذریعہ Intel اور EPM7128STC100-15N بذریعہ Intel. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EPM7128STC100-6 EPM7128STC100-15N
برانڈ Intel Intel
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت NRND Obsolete
Family MAX 7000S MAX 7000S
Macrocells 128 —
Equivalent Gates 2,500 —
User I/O Pins 84 —
Pin-to-Pin Delay (tPD) 6 ns —
Maximum Internal Frequency (fCNT) 147.1 MHz —
Supply Voltage (VCCINT / VCCIO) 5 V —
پیکیج 100-pin TQFP (STC100) 100-pin TQFP
ماؤنٹنگ ٹائپ Surface Mount —
Programming Interface JTAG (IEEE Std. 1149.1) / ISP —
آپریٹنگ درجہ حرارت 0C to +70C (commercial) 0C to +70C (commercial)
PCI Compliance 33 MHz PCI Local Bus Rev. 2.2 (-6/-7/-10 grades) —
Lead Pitch 1.0 mm (TQFP) —
Lead-Free / RoHS Contains lead (non-RoHS original; -6N variant is lead-free) —
Configuration Memory On-chip EEPROM (non-volatile) —
Product Type — CPLD (Complex Programmable Logic Device)
Usable Gates — 2,500
Macro Cells — 128
Logic Array Blocks (LABs) — 8 (16 macro cells each)
Maximum User I/O — 84
Pin-to-Pin Logic Delay (tPD) — 15 ns (-15 speed grade)
Maximum Internal Frequency — 76.9 MHz
Supply Voltage (VCC) — 5 V (4.75 V to 5.25 V)
Supply Voltage (VCCIO) — 3.3 V or 5 V (per bank)
Technology — CMOS EEPROM, in-system programmable
JTAG (IEEE 1149.1) — Yes - in-system programming
Output Options — Totem-pole or open-drain (per pin)
Dedicated Inputs — 4 global inputs
RoHS اسٹیٹس — Non-RoHS (legacy SnPb finish typical)
لائف سائیکل کی حالت — Obsolete (PDN effective 2017-06-01)

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں