EPM9320GC280-15 vs EPM9320GC280-20 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM9320GC280-15 بذریعہ Altera اور EPM9320GC280-20 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EPM9320GC280-15 EPM9320GC280-20
برانڈ Altera Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete Obsolete
Family MAX 9000 (EPM9320) MAX 9000
Device Type CPLD - Complex Programmable Logic Device CPLD (Complex Programmable Logic Device)
Architecture CMOS EEPROM-based, Multiple Array MatriX (MAX) —
Usable Gates 6,000 6000 (approx.)
Macrocells 320 320
Logic Array Blocks (LABs) 20 (16 macrocells per LAB) 20 (16 macrocells each, typical for MAX 9000)
Pin-to-Pin Propagation Delay 15 ns —
Maximum Internal Frequency 117.6 MHz —
Maximum User I/O Pins 164 —
Supply Voltage (VCC) 4.75 V to 5.25 V 4.75 V to 5.25 V (5 V nominal)
I/O Voltage Levels 3.3 V or 5 V (configurable) —
Programmability 5.0-V in-system programmable (ISP) via IEEE 1149.1 JTAG —
پیکیج 280-pin Ceramic Pin Grid Array (CPGA-280) 280-pin Ceramic Pin Grid Array (CPGA)
ماؤنٹنگ ٹائپ Through-hole (PGA socket) Through-Hole (PGA socket)
آپریٹنگ درجہ حرارت 0 C to +70 C (commercial) [DATA_NEEDED: operating temperature grade]
MSL لیول 3 (168 hours) —
RoHS اسٹیٹس ROHS3 compliant (per fpgalink listing) unknown
Technology Node CMOS EEPROM, third-generation MAX —
Maximum Operating Frequency — 100 MHz (internal counter)
Propagation Delay (tpd) — 23 ns (approx., -20 speed grade)
Technology — CMOS EEPROM
In-System Programmability — Yes (5.0-V ISP via JTAG)
JTAG Support — IEEE Std. 1149.1 compliant
Configuration Memory — EEPROM (non-volatile, instant-on)

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں