EPM9320RC208-20N vs EPM9320RC208-10 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EPM9320RC208-20N بذریعہ Altera اور EPM9320RC208-10 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EPM9320RC208-20N | EPM9320RC208-10 |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | NRND |
| Device Family | MAX 9000 | — |
| Logic Type | Complex Programmable Logic Device (CPLD) | — |
| Usable Gates | 6,000 | 6,000 |
| Macro Cells | 320 | — |
| Logic Array Blocks | 20 | — |
| Maximum Pin-to-Pin Delay (tPD) | 20 ns | — |
| Maximum Operating Frequency | 100 MHz | — |
| سپلائی وولٹیج | 5.0 V | 5 V |
| Configuration Memory | EEPROM (non-volatile) | — |
| In-System Programmability | Yes, via IEEE Std. 1149.1 JTAG | — |
| User I/O Pins | 168 | — |
| پیکیج | 208-pin RQFP (PowerQuad II) | 208-pin RQFP (RC) |
| ماؤنٹنگ ٹائپ | Surface Mount | — |
| آپریٹنگ درجہ حرارت | [DATA_NEEDED: operating temperature range] | Commercial (0C to +70C) - 'C' suffix |
| RoHS اسٹیٹس | [DATA_NEEDED: RoHS status] | ROHS3 Compliant (per fpgalink listing) |
| Lead Finish | [DATA_NEEDED: lead finish] | — |
| MSL لیول | [DATA_NEEDED: MSL level] | — |
| Family | — | MAX 9000 |
| Device Type | — | CPLD (Complex Programmable Logic Device) |
| Macrocells | — | 320 |
| Logic Array Blocks (LABs) | — | [DATA_NEEDED: LAB count] |
| Speed Grade | — | -10 |
| Programming Interface | — | JTAG (ByteBlaster/BitBlaster) |
| Non-volatile Configuration | — | Yes (EPROM/EEPROM based) |
| Design Tool Support | — | MAX+PLUS II, Quartus (legacy) |
| نمی حساسیت کی سطح (MSL) | — | 3 (168 Hours) |
| Lead Time | — | 1-7 days (per fpgalink listing) |