EPM9480RC240-15 vs EPM9560RC-15 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM9480RC240-15 بذریعہ Altera اور EPM9560RC-15 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

Altera
EPM9560RC-15 EPM9560RC-15 - 560-Macrocell MAX 9000 CPLD, 15ns, 240-RQFP | Altera / Intel

EPM9560RC-15 - 560-Macrocell MAX 9000 CPLD, 15ns, 240-RQFP | Altera / Intel

EPM9560RC-15 ⚠ آخری بار خریداری

خصوصیات کا موازنہ

پیرامیٹر EPM9480RC240-15 EPM9560RC-15
برانڈ Altera Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete آخری بار خریداری
Programmable Type In System Programmable (ISP) —
Device Family MAX 9000 —
Macro Cells 480 —
Usable Gates 12,000 12,000
Pin-to-Pin Delay (tPD) 15 ns —
Internal Supply Voltage 4.75 V to 5.25 V —
Configuration Technology EEPROM-based (non-volatile) —
JTAG Interface IEEE Std. 1149.1 —
پیکیج 240-pin RQFP (32x32 mm) 240-pin RQFP (32x32 mm)
Supplier Device Package 240-RQFP (32x32) —
ماؤنٹنگ ٹائپ Surface Mount Surface Mount
آپریٹنگ درجہ حرارت [DATA_NEEDED: operating temperature range] 0 C to +70 C (commercial)
Number of I/O Pins [DATA_NEEDED: user I/O count] —
RoHS اسٹیٹس RoHS non-compliant [DATA_NEEDED: RoHS status]
Lead Free Status [DATA_NEEDED: lead free status] —
Logic Architecture Multiple Array MatriX (MAX) third-generation —
Supply Voltage (5.0 V nominal) 5.0 V —
Family — MAX 9000
Device Type — CPLD (Complex Programmable Logic Device)
Macrocells — 560
Logic Array Blocks (LABs) — 16 (40 macrocells each)
Maximum User I/O Pins — 191
Pin-to-Pin Delay (tPD1) — 15 ns
Supply Voltage (VCCINT) — 4.75 V to 5.25 V (5.0 V nominal)
Programming Interface — IEEE Std. 1149.1 JTAG (ISP)
Process Technology — CMOS EEPROM
Architecture — Multiple Array MatriX (MAX) - third generation
In-System Programmability — Yes (5.0 V ISP via JTAG)

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں