EPM9560RC208-15C vs EPM9560RC208-15 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM9560RC208-15C بذریعہ Altera اور EPM9560RC208-15 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EPM9560RC208-15C EPM9560RC208-15
برانڈ Altera Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete Obsolete
Family MAX 9000 MAX 9000
Device Type EEPROM-based CPLD (EPLD) EEPROM-based Complex Programmable Logic Device (CPLD)
Usable Gates 12,000 12,000 gates
Macrocells 560 —
User I/O Pins 149 —
Propagation Delay (tPD) 15 ns —
Maximum Counter Frequency 117.6 MHz —
Supply Voltage Range 4.75 V to 5.25 V —
Nominal Supply Voltage 5.0 V —
I/O Voltage Compatibility 3.3 V or 5 V —
Configuration Memory EEPROM (non-volatile) —
In-System Programmability Yes, via IEEE Std. 1149.1 JTAG Yes, via IEEE Std. 1149.1 JTAG
پیکیج 208-pin RQFP 208-pin RQFP (Power Quad Flat Pack)
ماؤنٹنگ ٹائپ Surface Mount Surface Mount
آپریٹنگ درجہ حرارت رینج 0C to +70C (commercial) —
Speed Grade -15 (15 ns) -15 (15 ns pin-to-pin)
RoHS اسٹیٹس [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Logic Architecture Multiple Array MatriX (MAX) third generation —
Macro Cells — 560 macro cells
Pin-to-Pin Delay — 15 ns
Counter Speed — 117.6 MHz
سپلائی وولٹیج — 5.0 V
Configuration Technology — EEPROM (non-volatile)
آپریٹنگ درجہ حرارت — [DATA_NEEDED: operating temperature range]
Number of I/O Pins — [DATA_NEEDED: number of I/O pins]
Logic Array Blocks — [DATA_NEEDED: number of logic array blocks]
Architecture — Third-generation Multiple Array MatriX (MAX)

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں