10CL080YU484C6G vs 10CL055YU484C6G So sánh
So sánh chi tiết song song của 10CL080YU484C6G bằng Intel và 10CL055YU484C6G bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | 10CL080YU484C6G | 10CL055YU484C6G |
|---|---|---|
| Thương hiệu | Intel | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Hoạt động | Hoạt động |
| Family | Cyclone 10 LP | Cyclone 10 LP |
| Logic Elements (LE) | 81,264 | 55,856 |
| Embedded Memory Bits | 2,810,880 bits | 2,396,160 bits (approximately 2.5 Mb) |
| Embedded Memory Blocks | M9K (true dual-port) | — |
| 18x18 Hardware Multipliers | 244 | — |
| PLLs | 4 | 4 |
| Maximum User I/O | 289 | — |
| Hộp | 484-pin UBGA (UBGA-484), 19x19 mm, 0.8 mm pitch | 484-pin UBGA (19 mm x 19 mm) |
| Process Technology | 60 nm TSMC low-power | TSMC 60 nm low-power |
| Core Voltage | 1.0 V / 1.2 V (selectable) | 1.0 V (typical) |
| Nhiệt độ hoạt động | 0C to +85C (Commercial) | 0 C to +85 C (commercial, C suffix) |
| Speed Grade | -6 (C6) | 6 (commercial, slowest in family) |
| Configuration Modes | AS, PS, JTAG, FPP | Active Serial (AS), Passive Serial (PS), JTAG |
| External Memory Support | DDR2, DDR3, LPDDR2 | — |
| Trạng thái RoHS | Compliant | Compliant |
| Kiểu lắp đặt | Surface Mount (BGA) | Surface Mount |
| Maximum User I/Os | — | 321 |
| Embedded 18x18 Multipliers | — | 156 |
| Global Clocks | — | 20 |
| I/O Voltage Standards | — | LVDS, LVTTL, LVCMOS, SSTL, HSTL (1.2 V to 3.3 V) |
| Cấp MSL | — | [DATA_NEEDED: MSL level per JEDEC J-STD-020] |
| Lead-Free / Halogen-Free | — | Yes / [DATA_NEEDED: halogen-free status] |
| Transceivers | — | None (Cyclone 10 LP family does not include SERDES) |
| Hard Memory Controller | — | Yes (DDR/DDR2/DDR3/LPDDR2 via soft IP) |