EP1810GM883 vs EP1810GC-35AB So sánh

So sánh chi tiết song song của EP1810GM883 bằng Altera và EP1810GC-35AB bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP1810GM883 EP1810GC-35AB
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Family Classic EPLD (EP1810 series) —
Device Type UV-Erasable Programmable Logic Device (EPLD) —
Macrocells 48 —
Dedicated Inputs 12 —
User I/O Pins 48 —
Total Terminals 68 —
Global Clocks 4 —
Supply Voltage (Vcc) 4.5 V to 5.5 V (nominal 5 V) —
Propagation Delay (tpd) 45 ns (max) —
Maximum Toggle Frequency (fmax) [DATA_NEEDED: fmax value not in source data; Classic EPLD family typical 35-80 MHz depending on grade] —
Process Technology CMOS, UV-erasable —
Hộp 68-Pin Ceramic Pin Grid Array (PGA) —
Nhiệt độ hoạt động -55C to +125C (MIL-STD-883 Class B) [DATA_NEEDED: operating temperature range]
Screening MIL-STD-883 Class B (suffix '883' denotes MIL processing) —
Kiểu lắp đặt Through-Hole (PGA socket) —
Trạng thái RoHS [DATA_NEEDED: hermetic ceramic PGA is typically non-RoHS due to lead-bearing solder/finish; not confirmed in source data] unknown
Lead-Free [DATA_NEEDED: military 883B screened parts commonly use SnPb finish] —
Product Family — Classic EPLD
Technology — CMOS EPROM
Number of Macrocells — 48
Number of Usable Gates — 1200
Maximum Inputs — 64
Maximum Outputs — 48
Number of I/O Pins — 48
Dedicated Input Pins — 12
Propagation Delay (tPD) — 35 ns
Maximum Toggle Frequency — 62.5 MHz
Supply Voltage (VCC) — 5 V
Package Type — Pin Grid Array (PGA), ceramic
Programming Method — UV-erasable EPROM, in-system via JTAG-like interface

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá