EP1810LC-20T vs EP1810GM883B So sánh

So sánh chi tiết song song của EP1810LC-20T bằng Intel và EP1810GM883B bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP1810LC-20T EP1810GM883B
Thương hiệu Intel Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete NRND
Family Altera Classic EPLD —
Product Type CPLD (Complex Programmable Logic Device) —
Usable Gates 900 gates —
Macrocells 48 48
Logic Array Blocks (LABs) 4 x 12 macrocells —
Maximum Toggle Frequency 50 MHz —
Pin-to-Pin Logic Delay (tPD) 20 ns —
Supply Voltage (VCC) 5 V 4.5 V to 5.5 V
Package Type PLCC-68 (J-lead) Ceramic Pin Grid Array (PGA), 84 pins
Kiểu lắp đặt Surface Mount (socket-compatible) Through-hole (PGA socket or PCB through-hole)
Configuration Memory On-chip EEPROM (non-volatile) —
Programming Interface JTAG (IEEE 1149.1) and Altera Master/Slave serial —
Nhiệt độ hoạt động 0C to +70C (commercial) -55 °C to +125 °C (Military, MIL-STD-883B)
Shipping Format Tape & Reel ("T" suffix) —
Trạng thái RoHS Non-compliant (legacy 5V PLCC) —
Device Family — EP1810 (Classic EPLD)
User Flip-Flops — Up to 64
Total Inputs — 60
Dedicated Inputs — 12
I/O Pins — 48 (bidirectional, tri-state)
Propagation Delay (tPD) — 50 ns max
Technology — CMOS, UV-erasable
Package Designator — GM (ceramic PGA)
Processing Level — MIL-STD-883B (Class B)
Programming Method — UV-erasable / Altera programming hardware
Lead-Free / RoHS — [DATA_NEEDED: lead-free status]
Logic Family — TTL-compatible I/O

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá